Преобразователь время-код Советский патент 1983 года по МПК G04F10/04 

Изобретение относится к электроиз мерительной технике и может быть использовано для измерения коротких (наносекундных) по длительности импульсов . Известен преобразователь время код, содержащий каскады грубого и точного отсчета, каждый из которых выполнен в виде ряда блоков задержки, подключенных своими выходами параллельно через соответствующие схемы совпадения к общему, запоминающему устройству Cl. Недостатком указанного преобразователя является большой объем аппара турных затрат , возрастающий с увеличением точности преобразователя. Известен также преобразователь, содержащий схему совпадения, первый |блок задержки, схему ИЛИ, счетчик и второй блок задержки 2j. Однако рассмотренный преобразователь обладает низким быстродействием Одним из путей повыиения быстродействия преобразования является пе реход к последовательно-параллельным структурам построения преобразователей время: - код, содержащим несколько однотипных каскадов, включенных последовательно. Цель изобретения - расшире.ние функциональных возможностей преобразователя для возможности его использования в каскаде последовательнопараллельного преобразователя время код. Поставленная цель достигается тем что в преобразователь время - код, содержащий блок совпадения, первый вход 4 оторого соединен с выходом первого блока задержки, второй вход соединен с выходом элемента ИЛИ и с входом первого блока задержки, а выход соединен с входом второго бло ка задержки, выход которого подключен к первому входу элемента ИЛИ, а также счетчик, дополнительно введены два блока задержки, два блока совпадения, блок сравнения кодов и счетчик, причем первый вход первого дополнительного блока совпадения, соединен с выходом основного блока совпадения и с входами первого и вт рого дополнительного блока задержки второй его вход соединен с выходом первого дополнительного блока задер ки, а выход соединен с входом основ ного счетчика, выходы которого подключены к первым входам, блока сравн ния кодов, а выход второго дополнительного блока задержки соединен с входом дополнительного счетчика, выходы которого подключены к вторым входам блока сравнения кодов, выход которого соединен с первым входом второго дополнительного блока совпа дения, второй вход которого подключ к выходу элемента ИЛИ. На чертеже приведена функциональная схема предложенного преобразователя время - код. Преобразователь состоит из блока совпадения, блока 2 задержки, элемента ИЛИ 3, блока 4 задержки, входа 5 преобразователя, блоков: 6 совпадения, 7 и 8 задержки, счетчика 9, блока 10 сравнения кодов, счетчика 11, блока 12 совпадения, выхода 13 преобразователя. Преобразователь время - код работает следующим образом. Перед началом измерения в счетчик 9 записывается 1, а счетчик 11 устанавливается в состояние О. На вход 5 преобразователя подают одино ный импульс, длительность t которого подлежит измерению. Через элемент ИЛИ 3 он подается на второй вход блока 1 совпадения, на выходе которого вырабатывается импульс . длительностью ty t ) - t3 , где t-j.jвремя задержки первого блока 2 задержки (это время выбирается исходя из требуемой точности преобразования) .. I , Импульс длительностью й.у, подается на вход второго блока 2 задержки (время его задержки IBJдолжно превышать максимальную длительность преобразуемых импульсов) и на первый вход дополнительного блока 6 совпадения. С его выхода снимается импульс длительностью At Atji.,- t-, где t j время задержки дополнительного блока 7 задержки, причем t t. Этот импульс фиксируется в счетчике 9. Одновременно импульс длительностью Aty после задержки в блоке 8 задержки на время t,, t (где время задержки дополнительного блока б совпадения) фиксируется в счетчике 11. Блок 8 задержки для синхронной работы счетчиков. После задержки во втором блоке 4 задержки, который должен обеспечить минимальные искажения импульса, импульс tx-, через элемент ИЛИ 3 поступает на второй вход блока 1 совпадения, на выходе которого вырабатывается импульс . длительностью At f, e.tf, t t - который также фиксируется в счетчике 11. В счет ике 9 также происходит фиксация, если с выхода первого дополнительного блока 6 совпадения снимается импульс длительностью 4.t Ц t2Указанный процесс продолжается до тех пор, пока код, зафиксированный в счетчике 9, не равен коду, зафиксированному в счетчике 11i В момент равенства кодов блок 10 сравнения кодов вырабатывает сигнал управления, который открыет дополнительный блок 12 совпадения и импульс длительностью О At-yi , с выхода элемента ИЛИ 3 проходит на выходе 13 преобразователя. Полученный таким образом импульс длительностью At . поступает на вход аналогичной схемы последующего каскада. А цифровой рез|$ льтат преобразования W каскада может считываться с выходов л1обого из счетчиков. При этом блок 2 задержки .и дополнительный блок 7 задержки должны обеспечивать минимальные искажения при задержке импульсов. Пример. Пусть t,{ 5,5 мкс; tjfji 1 МКС, Емкость счетчиков - 4 би Начало измерения s счетчике 9 (СТ9,)-100, в счетчике 11 (CTII)-OOOO I 4,5 мкс, СТ 9-0100; ;сг11-10оо; I I такт:, лц- - 3,5 мкс, СТ9-1100 СТ-0100; IIIтакт Atx,. 2,5 мкс, CT9-OOi CTii-iioo; IVтакт: ut« 1,5 мкс/ СТ9-101о; СТ11-0010; Vтакт: At 0,5 мкс; СТ9-1010 как u.); СТ11-1010. После пятого такта блок 10 сравнения кодов вырабатывает сигнал управле ния на блок 12 совпадения, который через время «Аи( время задержки элемента ИЛИ 3) появляется на выходе 13 преобразователя и может подаваться на последукхций каскад преобразователя. При зтом цифровой результат преобразования, рассмотренного каскада W . (1010) (5)0 . Приведем проверку: при правильном iфункционировании должно быть t « Wt,+ Atx 5Д 4- 0,5. 5,5 (мкс). Таким образом, предлагаемой преобразователь в отличие от прототипа,, вырабатывает аналоговый сигнал t %, - Wtj , являкицийся входным для jпоследующего каскада, т.е. возможно построение преобразователей время код при высокой точности с Небольшими .аппаратурными затратами.

ПРЕОБРАЗОВАТЕЛЬ ВРЕМЯ - КОД, содержащий блок совпадения, первый вход которого соединен с выходом первого, блока задержки, второй вход соединен с выходом элемента ИЛИ и с входом первого блока задержки, а выход соединен с входом второго блока задержки, выход котгсдоого подключен к первому входу элемента ИЛИ, а также счетчик, отличающийс я тем, что, с целью расширения функциональных возможностей преобра зователя, в него дополнительно введены два блока задержки, два блока сов-, падения, блок сравнения кодов и счетчик , причем первый вход, первотчэ дополнительного блока совпадения соединен с выходом основного блока совпадения и с входами первого и второго дополнительного блока задержки, второй его вход соединен с выходом первого дополнительного блока задержки, а выход соединен с входом основного счетчика, выходы которого подключены к первым Bxojct .блока сравнения кодов, а выход второго дополнительного блока задержки соединен с входом допол- § г йительного счетчика, выходы которого, подключены к вторым входам блока ера в--; нения кодов, выход которого соединен с первым входом второго дополнительного блока совпадения, второй вход которого подключен к выходу элемента S ИЛИ. Ob о