Генератор случайных событий Советский патент 1983 года по МПК G06F7/58 

Изобретение относится к вычислительной технике; в частности для реа лизации на ЭВМ метода Монте-Карло, а так}; е для статистического моделирования сложных систем, решения задач надежности и т.д. Генерируемые устройством случайные числа интерпретируются как случайные события, которые могут появ;Ляться с соответствующими вероятноетями в моделируемой сложной системе Известен генератор слуиайиых чисел, содержащий первичный источник равномерно распределенных случайных чисел, генератор тактовых им.пульсов блок сравнения, блок памяти, счет-.ик Cl Недостатком известного генератора является то, что он не позволяет моделировать задачи теории надежности Наиболее близким техническим решением к предлагаемому является генератор случайных чисел, содержащий генератор тактовых импульсов, первич ный источник равномерно распределен. ных случайных чисел, блок памяти, блок сравнения, счетчик, умножитель регистр памяти и сумматор 21. Недостатком известного генератора является его низкое быстродействие. Цсэль изобретения - повышение быст родействия генератора путем уменьшения среднего числа циклов сравнения при формировании случайных событий. Поставленная цель достигается тем что в генератор случайных событий, содержащий сумматор, генератор тактовых импульсов, выход которого соединен со считывающим входом блока па мяти, первый выход которого соединен с первым входом умножителя, второй вход которого подключен к выходу генератора равномерно распределенных случайных чисел, а выход умножителя соединен через .регистр памяти с первым входом блока сравнения, второй вход которого подключен к второму выходу блока памяти, введены коммутатор, группа элементов И и регистр адреса, выход которого соединен с адресным входом блока памяти и с пер вым входом сумматора, выход которого является выходом генератора, выход генератора тактовых импульсов соединен с входом коммутатора, i-и (,n выход коммутатора соединен с первым установочным входом i-ro разряда регистра адреса, j-и (jr2,n+1) выход коммутатора соединен с первым входом i-ro элемента И группы, первый выход блока сравнения соединен с вторыми выходами С-X (С-1,п-1) элементов И группы, выход р-го элемента И группы соединен с вторым установочным входом -го разряда регистра адреса, второй выход блока сравнения соединен с вторым входом п-го (п - число разрядов регистра адреса) элемента И группы, выход которого соединен с установочным входом регистра адреса, с входом генератора равномерно распределенных случайных чисел и с вторым входом сумматора. На чертеже приведена блок-схема генератора. Блок-схема генератора содержит генератор 1 тактовых импульсов,.генератор 2 равномерно распределенных случайных чисел, блок 3 памяти, блок k сравнения, регистр 5 адреса, имеющий п разрядов S,S 2 житель 6, регистр 7 памяти, сумматор 8, коммутатор 9 и группу 10 элементов 10,102Ю.И. Генератор работает следующим образом. В блок 3 памяти заносятся заранее расчитанные значения S|(t), представляющие собой, например, суммы значений вероятностей отказов элементов К ксистемы) 0-(t полная сумма D. Работа генератора тактируется генеТЗатором тактовых импульсов. Все устройство запускается, подачей импульса в цепь выхода п-го элемента И группы 10. При этом запускается генератор 2, устанавли вается в нуль регистр 5 адреса и по второму выходу блока 3 памяти на второй вход умножителя 6 поступает значение суммы J. С выхода умнонителя 6 через регистр 7 памяти на первый вход блока сравнения поступает случайное число En, равномерно распределённое в интервале 0,...,, равное произведению значения Э из блока 3 памяти и числа «, равномерно распределенного в интервале О,...,1, .поступающего с выхода источника 2. Тактовые импульсы генератора 1 поступают на первый вход блока 3 памяти и на вход коммутатора 9 где первый импульс поступает на его первый выход, второй - на второй выход и т.д. до (п+1)-го выхода. Импульс с первого выхода генератора 9 записывает единицу в первый (старший) разряд регистра 5 адреса. На выходе этого регистра сформирован код числа k « 2 , сротретствующий текущему адресу, по которому содержимое Ц-й ячейки блока 3 памяти SK с первого его выхода поступает на второй вход блока для сравнениягС числом €« . Если S р на первом выходе блока 4 сравнеАия появляется потенциал напряжения, ее ли Sj €.t потенциал появляется на втором выходе. Импульс с второго выхода коммутатора 9 записывает единицу во второй разряд регистра 5 адреса и одновременно поступает на второй вход перво го элемента И.г|зуппы 10.Если на перво входе этой схемы присутствует потенци ал с первого выхода блока сравнения то этот импульс поступит на второй вход первого старшего разряда регистра 5 адреса и сбросит его в .нуль. В противном случае единица р этом разряде сохранится. Таким образом, на регистре 5 адреса будет установлен второго текущего адреса Кя, по которому содержимое Кл-й ячейки блока 3 памяти будет подано в блок k сравнения и т.д. После п-го такта на регистре 5 адреса будет установлен код текущего адреса К,. Этот же код будет установлен и на разрядах сумматора. В последнем ( такте импульс с {п+1)-го выхода коммутатора 9 поступает на первый вход п-го элемента И группы ТО и, если на втором ее входе присутствует потенциал с второго выхода блока (в случае, когда Sy, ), этот импульс проходит на второй вход сумматора 8 и к коду К добавляется единица. 6 противном случае (Sf,€g) код в сумматоре 8 ,остается без изменения. Таким образом, после (n-fl)-ro такта в сумматоре 8 будет установлен код промоделированного по описанному алгоритму числа событий, например, номера отказавшего элемента в некоторой системе, состоящей из N элементов, Далее процесс формирования указанных событий повторяется.

.ГЕНЕРАТОР СЛУЧАЙНЫХ СОБЫТИЙ, содержащий сумматор, генератор тактовых импульсов, выход которого соединен со считывающим входом блока памяти , первый выход которогосоединен с первым входом умножителя, второй вход KOToiJoro подключен к выходу генератора равномерно распределенных случайных чисел, a выход умножителя соединен через регистр памяти с первым входом блока сравнения, второй вход которого подключен к второму выходу блока памяти, отличающийся тем что, с целью повышения быстродействия, он содержит коммутатор, группу элементов И и регистр адреса, выход которого соединен с адресным входом блока памяти и с первым входом сумматора, выход которого является выходом генератора, выход генератора тактовых импульсов соединен с входом коммутатора, г-и (i 1,п) выход коммутатора соединен с первым установочным входом i-ro разряда регистра адреса, j-й (jc2,n+1) выход коммутатора соединен с первым входом Г-го элемента И группы, первый выход блока сравнения соединен с вторыми выходами -х (, п-1) элементов И группы, выход f-го элемента И группы соединен с вторым установочным входом Е-го разряда реW гистра адреса, второй выход блока сравнения соединен с вторым входом п-го (п - число разрядов регистра адреса) элемента И группы, выход которого соединен с установочным вхо дом регистра адреса, с входом генератора равномерно распределенных слуto Ni чайных чисел и с вторым входом сумматора. ю 4ii

Л/

fOr

Щ

i-il

/i

/A

/7