Стохастический компаратор Советский патент 1983 года по МПК G06F7/70 

Изобретение относится к вычисли.тельной технике и может быть исполь зовано при исследовании случайных процессов, ( Известно устройство стохастического компаратора, обеспечивающее сравнение уровней вероятностей (Р PJ) появления символа Ч в двух случайных тактированных последовательностях, содержащее регистры сдвига, двоичные счетчики, логическИе элементы И, ИЛИ и Запрет fl Недостатком этого устройства является большая аппаратурная слож-, ность. Наиболее близким техническим решением к изобретению является стохастический компаратор, содержащий регистры сдвига, логические элементы И и ИЛИ. Выход второго логическо го элемента ИЛИ является выходом устройства, а входы подключены к вы ходам третьего и четвертого логичес ких элементов И, первые входы которых соединены соответственно с перBtjM и вторым входами устройства и информационными входами первого и второго регистров сдвига, а вторые входы - с первыми входами соответст венно первого и второго логических элементов И и прямым и инверсным вы ходами последнего разряда третьего регистра сдвига, вход которого подключен к выходу первого логического Элемента ИЛИ, входьа которого соединены с выходами первого и второго логических элементов И Сз. Недостатком известного устройств также является большая аппаратурная сложность, обусловленная применение многовходовых логических элементов И и множеством их межсоединений с выходами первого и второго регистро сдвига. Цель изобретения - упрощение стохастического компаратора. Поставленная цель достигается тем, что стохастический компаратор, содержащий первый и второй регистры сдвига, информационные входы которы являются соответственно первым и вто рым информационными входами компаратора, третий регистр сдвига, первый элемент ИЛИ, выход которого сое динен с входом третьего регистра сдвига, первый и второй элементы И, первые входы которых соединены соответственно с прямым и инверсным выходами последнего разряда третьего регистра сдвига, а выходы соединены соответственно с первым и вторым входами первого элемента ИЛИ, третий и четвертый элементы И, первые входы которых подключены соответственно к первому и второму информационным входам компаратора, а вторые входы соответственно к прямому и инверсному выходам последнего разряда третьего регистра сдвига, второй элемент ИЛИ, первый и второй входьа которого соединены с выходами соответственно третьего и четвертого элементов И, а выход является выходом компаратора, содержит элемент И-НЕ и первый и второй элементы НЕ, входы которых подключена соответственно к первому и второму информационным входам компаратора, а выходы соединены с входами сброса соответственно первого и второго регистрой сдвига, прямой выход прследнего разряда первого регистра сдвига соединен с первым входом элемента И-НЕ, второй вход которого соединен с инверсным выходом последнего разряда второго регистра сдвига, а выход соединен с вторым входом первого элемента И, прямой выход последнего разряда второго регистра сдвига соединен с вторым входом второго элемента И, третий вход которого соединен с инверсным выходом последнего разряда первого регистра сдвига. На чертеже приведена блок-схема предлагаемого компаратора. Компаратор имеет первый 1 и вто.рой 2 информационные входы, первый 3 и второй 4 регистры сдвига, первый 5 и второй 6 элементы НЕ, элемент И-НЕ 7, первый 8 и второй 9 элементы И, первый элемент ИЛИ 10,третий регистр 11 сдвига, третий 12 и четвертый 13 элементы И и второй элемент ИЛИ 14. Первый 1 и второй 2 информационные входы компаратора соединены с первыми входами соответственно третьего 12 и четвертого 13 элементов И, информационными входами соответственно первого 3 и второго 4 регистров сдвига и входами соответственно первого 5 и второго 6 элементов НЕ, выходы которых подключены к входам гашения соответственно первого 3 и второго 4 регистров сдвига. Прямой выход последнего разряда первого регистра 3 сдвига соединен с первым входом элемента И-НЕ 7, выход которого подключен к второму входу пер- вого элемента И 8. Второй вход элемента 7 И-НЕ подключен к инверсному выходу последнего разряда второго регистра 4 сдвига, лрямой выход которого соединен с вторым входом второго элемента И 9. Третий вход второго элемента И 9 подключен к инверсному выходу последнего разряда первого регистра,3 сдвига. Выходы элементов И 9 и 8 подключены к входам первого элемента ИЛИ 10, выход которого соединен с входом третьего регистра 11 сдвига. Прямой и инверсный выходы последнего разряда третьего регистра 11 сдвига соединены соответственно с первьоми входами первогоВ и второго 9 элементов И и

вторыми ВХОДЯМН trool ИСrfiTBOllHO

третьего 12 и четиертого I Ч :.чементов И,, выходы которых подключены к входам второго элемента ИЛИ,14, выход которого является выходом компаратора.

Сравниваемые последовательности с параметрами Р и Р (Р и Р2 вероятности появления символа i во входных случайных так|тированных |последовательностях) подаются соответственно на входы 1 и 2 компаратора/ .на входы логических элементов НЕ 5 и 6 и далее на входы К-разрядных регистров 3 и 4 сдвига.

- Элемент НЕ обеспечивает сброс регистра всегда, если на входной последовательности появляется символ

Таким образом, символ 1

О

появляется на выходе регистра сдвига только тогда, если в соотвётст вующей входной последовательности присутствует серия из единиц длиной не менее .Таким образом, система состоящая из регистра сдвига и элемента НЕ, соединенных так, как показано на чертеже, выполняет операцию возведения входной переменной в в-ю степень. Т.е. на прямых выходах последних разрядов регистров 3 и 4 сдвига вероятности появления символа р1 равны соответственно р.р|, а на инверсных выходах тех же разрядов, очевидно, и 1-р.:1-р|. При ЭТОМ, вероятность появления символа 1 на выходе элемента И-НЕ 7 равна Р-,1-Р э( (1-Р2). Выбором разрядности третьего регистра. 11 сдвига, равной 8, обеспечивается статическая развиака между каждым из процессов, действующих на втором входе элемента И 8 и втором и третьем входах элемента И 9 и, последовательностью на прямом (также и на инверсном) выходе последнего разряда третьего регистра 11 сдвига. Следовательно РЦ-РТ Р-..1 -Р4(1-Рз) (l-P-fi) откуда

(-Р)

(1)

,PI.p|-()p$(i-pi)

где Р - вероятность появления

символа Ч в случайной последовательности на прямом выходе последнего разряда регистра 11 сдвига. В зависимости от состояния последнего разряда третьего регистра 11 сдвига открывается элемент И 12 или 13, обеспечивая передачу через второй элемент ИЛИ 14 на выход схемы одной из сравниваемых последовательностей . Причем, если Р 2 P-i г передается вторая из входных последовательнос1тей, если Р. р2тпервая из них. Действительно, из уравнения (1) видно, что, например, при Pj

а при Р Pj Р., . в схеме предлагаемого компаратора обеспечивается необходимая релейная характеристика, как и в схеме известного устройства.

Вместе с тем схема предлагаемого компаратора экономичнее и проще по числу используемых элементов вычислительной техники и числу связей между ними за счет исключения многовходовых элементов И множества их межсоединений с выходами первого и второго регистров сдвига.

СТОХАСТИЧЕСКИЙ КОМПАРАТОР, содержащий первый и второй регистры , информационные входы которых являются соответственно первым и вторым информационными входами компаратора, третий регистр сдвига, первый элемент ИЛИ, выход которого соединен с входом третьего регистра сдвига, первый и второй элементы И, первые входы которых соединены соответственно с прямым и инверсным выходами последнего разряда третьего регистра сдвига, а выходы соединены соответственно с первым и вторым входами первого элемента ИЛИ, третий и четвертый элементы И, первые входы которых подключены соответственно к первому и второму информационным входам компаратора, а вторые входы соответственно к прямому и инверсному выходам последнего разряда третьего регистра сдвига, второй элемент ИЛИ, первый и второй входы которого соединены с выходами соответственно третьего и четвертого элементов И, а выход является выходом компаратора, отличающийс я тем, что, с целью упрощения, он содержит элемент И-НЕ и первый и второй элементы НЕ, входы котррых подключены соответственно к первому и второму информационным входам компаратора, а выходы соединены .с входами сброса соответственно первого i и второго регистров сдвига, прямой (Л выход последнего разряда первого регистра сдвига соединен с первым входом элемента И-НЕ, второй вход которого соединен с инверсным выходом последнего разряда второго регистра сдвига, а выход соединен с вторым входом первого элемента И, прямой выход последнего разряда второго регистра сдвига соединен с вторым вхо дом второго элемента И, третий вход которого соединен с инверсным .Ьыхо-. со дом последнего разряда первого регистра сдвига. О) 4;: СХ)