Умножитель частоты Советский патент 1983 года по МПК H03K5/156 

Изобретение относится к импульсной технике и может быть испольэо вано в устройствах автоматики для умножения частоты входных прямоугольных импульсов на пять.

Известен умножитель частоты следования периодических импульсов, содержащий два счетчика импульсов, регистр, блок сравнения -кодов, два делителя частоты на константу, генератор тактовых импульсов, триггер и элементы И и ИЛИ, Это устройство обеспечивает умножение частоты на постоянную величину TlJ.

Недостаток указанного устройства заключается в неравномерности следования выходных импульсов - в изменяющейся их скважйости.

Наиболее близким к предлагаемому по технической сущности являет-i .ся умножитель частоты,, содержащий .генератор, вход которого соединен

с входной шиной, источник ОПОРНОГО

напряжения, резистивный делитель напряжения и компдраторн, входы которых соединены с отводами резистивного делителя напряжения и нулевой шиной, а резистивный делитель напряжения подключен между выходом аналогового сумматора и его первым вхо дом, подключенным к выходу интеграToj)a, второй вход аналогового сумматора соединен с выходом источника опорного напряжения, выходи компараторов через импульсный cyMNiaTOp соединены с входом формирователя выходных импульсов С2Т.

Недостатком известного устройства является ограниченный диапазон умножаемых частот при сохранении постоянной скважности выходных HM-I

пульсов. ч

Цель изобретения - расширение диапазона умножаемых частот при сохранении постоянной скважности выходных импульсов,

Поставленная цель достигается тем, что в умножитель частоты, содержащий интегратор, вход которого соединен с входной шиной, источник опорного напряжения, резистивный делитель напряжения и четыре компаратора, введены четыре сумматора по модулю 2 и инвертор, вход которого соединен с выходом интегратора, управляющим входом источника опорного напряжения, первыми входами первого и второго компараторов, а выхой - с первыми входами третьего и четвертого компараторов, при этом .резистивный делитель напряжения подключен между выходом источника опорного напряжения и нулевой шиной его первый отвод соединен с вторыми входами первого и третьего компараторов, а второй отвод - с вторыми входами второго и четвертого компар торов, причем первый и второй входы

первого суммато 5а по модулю 2 соединены с выходами соответственно первого и второго компараторов, первый и.второй входы второго сумматора по модулю 2 соединены с выходами 5 соответственно третьего и четвертого компараторов, первый вход третьего сумматора по модулю 2 соединен с входной шиной) второй вход - с выходом первого сумматора по модулю 2,

10 а выход - с первым входом четвертого сумматора по модулю 2, выход которо-f го соединен с выходной шиной, а второй вход - с выходом второго сумматора по модулю 2.

5 На фиг, 1 представлена структур-, ная схема умножителя частоты; на фиг. 2 - временные диаграм№1, поясняющие его работу.

Умножитель частоты содержит.

Q интеграто1р 1, вход которого соединен с входной шиной 2, источник 3 спорного напряжения, первый, второй, третий и четвертый компараторы 4-7, первый, второй третий и чете вертый су1 лматоры 8-11 по модулю 2, рвзистивн1ай делитель 12 напряжения, инве)тор 13 выходного напряже-. ния интегратора 1 и выходную шину 14, которая соединена с выходом суммато- ра 11, первый и второй входы которо го соединены с выходами соответственно сум)маторов 9 и 10, первый вход сумматора 10 соединен с входной шиной 2, второй вход с выходом сумматора 8, первый и второй входы

5 которого соединены с выходами соответственно компараторов 4 и 5, первый и второй входы сумматора 9 соединеШэ с выходами соответственно компараторов 6 и 7, первые входы компа0 Раторов 4 и 5 соединены с выходом интегратора 1, управляющим входом источника 3 и входом инвертора 13, между выходом источника 3 и нулевой шиной включен резистивный делитель

5 12, первый отвод которого соединен с вторыми входами компараторов 4 и б, а второй отвод - компараторов 5 и 7, выход инвертора 13 соединен с первыми входами компараторов б и 7. Умножитель частоты работает следующим образом.

Поступающие на вчодную шину 2 прямоугольные импульсы 15 входной частоты интегрируются интегратором 1с фиксацией нижнего уровня полу5 чаемого пи.пообразного напряжения 16 в нуле. На выходе инвертора 13 об- разуется аналогичное напряжение, но со сдвигом фазы на половину периода. Напряжение 16 поступает на управляю0 щий вход источника 3, выходное напряжение которого соответствует максимсшьному значению напряжения 16. Напряжение 17 с первого отвода резистивного делителя 12 поступает на

5 вторые входы компараторов 4 и 6, а

с второго отвода (напряжение 18) компараторов 5 и 7. На компараторах эти напряжения сравниваются с напряжениями с выходов интегратора и инвертора, ь результате чего на выходах компараторов 4-7 появл5потся напряжения соответственно 19-22. Шлходные напряжения сумматоров 8-11 обозначены соответственно 23-26

Для случая, представленного на фиг. 2f напряжение 17 равно четьфем пятым, а напряжение 18 - трем четвертым выходного напряжения источника 3, при этом импульсы на выходной шине имеют скважность равную двум. Она остается постоянной и при изменении входной частоты, так как с изменением максимального значения выходного напряжения интегратора 1 изменяется и выходное напряжение источника 3, . обеспечивается достижение поставленной цели:

0 расширение диапазона умножаемых частот при сохранении постоянной скважности :выходных импульсов.

УМНОЖИТЕЛЬ ЧАСТОТЫ, содер жащий интегратор, вход которого соединен с входной шиной, источник опорного напряжения, резистивиый делитель напряжения и четыре компапатсфа, отличающийся тем, что, с целью расширения диапазона умножаеких частот при сохра нении постоянной скважности выходных импульсов, в него введены четыре сумматора по модулю 2 и инвертор, вход которого соединен с выходом интегратора, управляющим входом источника опорного напряжения, первыми входами первого и второго ком-. параторов, а выход - с первыми входами третьего и четвертого компараторов, при этом резистивный делитель напрясж ния подключен между выходом источника опорного напряжения и нулевой шиной, его первый отвод соеj динен с вто{Я:)ми входами первого и третьего компараторов, а второй отвод - с вторыми входами второго и четвертого компараторов, причём первый и второй входы первого сумматора по модулю 2 соединены с выходамисобтветственно первого и второго компараторов, первый и второй входы второго сумматора по модулю 2 соединены с выходами соответственно третьего и четвертого компараторов, первый вход третьего сумматора по мЬдулю 2 соединен с входной шиной, второй вход - с выходом первого сумматору по модулю 2 , а выход - с первым входом четвертого сумматора по модулю 2, выход которого соединен с выходной шиной, а второй вход - с выходом второго сумматора по модулю 2,