Устройство для компенсации реактивной мощности Советский патент 1984 года по МПК H02J3/18 G05F1/70 

ней с входом цифроансшогоаого преобразователя, установочный вход которого подключен к выходу схемы стробирования и входу стробирования переключателя режима работы, а.выход сх&яа ИЛИ соединен с третьим входом трехвходовой схемы совпадения.

УСТРОЙСТВО ДЛЯ КОМПЕНСАЦИЙ РЕАКТИВНОЙ МЩНОСТИ, содержащее п секций конденсаторных батарей, подключенных к сети через блоки коммутации,- датчик реактивной мощности,, входами подключенный к соответствующим зажимам сети, а выхсдом соединенный с входами пороговых элементов логического блока, включающего инвертор, схему несовпадения, элемент выдержки времени, задающий генератор, схему совпадения, реверсивный двоичный счетчик, схему ограничения прямого счета, схему ограничения обратного счета, дешифратор, переключатель режима работы, формирователи сигналов включения и отключения секций конденсаторных батарей, при этом выход первого порогового элемента подключен к входу схемы несовпадения, выход BTOpojro порогового элемента через инвертор соединен с вторым входом схемы несовпадения, выход которой через элемент вьщержки времени связан с входом схемы совпадения, к другому входу которой подключен выход задающего генератора, выход схемы совпадения соединен с синхровходом реверсивного двоичного счетчика, выходы которого через схемы ограничени.я п|)ямого и обратного счета соединены соответственно с входами запрета сложения и запрета вычитания реверсивного счетчика, а также с входами переключателя режима работы и дешифратора, выходы дешифратора подсоединены к другим входам переключателя, одни выходь которого связаны с формироватепем сигналов включения секций конденсаторных батарей, а другие - с формирователем сигналов отключений секций, при этом выходы формирователей подключены к цепям управления блоков коммутации, отличающееся тем, что, с целью повышения надежности логический блок снабжен двумя компараторами, инвертирующим интегральным повторителем, цифроаналоговым пре- I образователем, двумя двувходовыми (Л схемами совпадения, схемой ИЛИ и схемой стробирования, схема совпадения логического блока выполнена трёхвходовой, а переключатель режима работы снабжен входом стробирования, при этом выход датчика реактивной мощности подключен к неинвертирующему входу первого компаратора и инвертирукяцему входу второго компаратора, другие входы первого компа.ратора непосредственно, а второго компаратора через инвертирующий интегральный повторитель соединены с да выходом цифроаналогового преобразователя, выход первого компаратора 4 соединен с входами схемы стробирования, схемы ИЛИ и первой Двувходовой схемы совпадения, другой вход которой связан с выходом первого порогового элемента, а выход подключен к .шине сложения реверсивного двоичного счетчика , выход второго компаратора соединен с другими входами схемы стробирования, схемы ИЛИ и второй двувходовой схемы совпадения, дру гой вход которой подключен к выходу инвертора, а выход связан с шиной . вычитания реверсивного двоичного счетчика, синхровход которого соеди

Изобретение относится к электротехнике, в частности к устройствам автоматического регулирования реактивной мощности электрических сетей при помощи батарей косинусных конденсаторов . Известно устройство для автоматического регулирования мощности конденсаторных батарей, ссдаержащее датчик сигнала управления, подключенный к одному входу операционного усилите ля с отрицательной обратной связью, измерительный орган тока нагрузки, подключенный через полевой транзистор к другому входу операционного усилителя, пороговый элемент, частот но-импульсный преобразователь, схему совпадения и логический блок, снабженный реверсивными счетчиком, выходы которого через формирователи импульсов управления подключены к блокам коммутации конденсаторных батарей (КБ) 111. Вследствие того, что при больших изменениях реактивной мощности сети требуемая для компенсации ксмбинация секций конденсаторных батарей набирается последовательно и синхронно с изменением информации в выходных разрядах реверсивного счетчика, в данном устройстве имеет место большое число промежуточных срабатываний блоков коммутации, что снижает их срок службы и надежность устройства в целом. Наиболее близким к предлагаемслиу является устройство для компенсации реактивной мощности, которое содержит п секций конденсаторных батарей подключенных К сети через блоки коммутаций, датчик реактивной мсэдности (ДРМ) и логический блок, включающий два пороговых элемента, инвертор, схему несовпадения, элемент вьщержки времени, задающий генератор, схему совпадения, реверсивный двоичный счетчик, схемы ограничения прямого и обратного счета, дешифратор, перек лючатель режима работы и формировате ли сигналов включения и отключения секций КБ 121. С приходом очередных тактовых импульсов задающего генератора в выход ных разрядах реверсивного двоичного счетчика формируются сигналы в соответствии с принятым кодом, например 1-2-5-8, в случае, если имеются четыре ступени кс 4пенсирующих КБ, а реверсивный счетчик выполнен четырехразрядным. При этом каждому изменению инфо| 1ации, записанной в выходных разрядах счетчика, соответствует и очередное срабатывание блоков коммутации Так, например, если для компенсации реактивной мощности требуется включить четвертую ступень КБ при условии, что все ступени КБ были отключены, в счетчике должно быть записано число восемь (в двоичном коде 1000). При этом информация в счетчике должна измениться семь раз (от 0000 до 1000), а следовательно, в устройстве произойдет семь прсяиежуточных коммутаций первых трех секций КБ. Указанные промежуточные коммутации снижают ресурс работы блоков коммутации, в особенности если в них используются механические выключатели, число срабатываний которых для нагрузок с низким коэффициентом мощности, каковыми являются конденсаторные батареи, ограничено. , При этом надежность работы устройства значительно уменьшается. Цель изобретения - повышение надежности работы устройства кс тенсации реактивной мощности. Указанная цель достигается тем, что в устройстве для ксвлпенсации реактивной мощности, содержащем п секций конденсаторных батарей, подключенных к сети через блоки коммутации, датчик реактивной мощности, входами подключенный к соответствующим зажимам сети, а выходом соединенный с входами пороговых элементов логического блока, включающего инвертор, схему несовпадения, элемент В1:едержки времени, задающий ге-.нератор, схему совпадения, реверсивный двоичный счетчик, схему ограничения прямого счета, схему ограничения обратного счета, дешифратор, переключатель режима работы, формирователи сигналов включения и отключения секций конденсаторных батарей, при этом выход первого порогового .элемента подключен к входу схемы несовпадения, выхсд второго порогового элемента через инвертор соединен с вторым входом схемы несовпадения, выход которой через элемент выдержки времени связан с входом схемы совпадения, к другому входу которой подключен выход задающего генератора, выход cxevm совпадения соединен с синхровходом реверсивного двоичного счетчика, выходы которого чере схемы ограничения прямого и обратно го счета соединены соответственно с входами запрета сложения и запрет вычитания реверсивного двоичного счетчика, а также с входами переклю чателя режима работы и дешифратора, выходы дешифратора подсоединены к другим входам переключателя, одни выходы которого связаны с формирователем сигналов ключения секций конденсаторных батарей, а другие с формирователем сигналов отключени секции/ причем выходы формирователе подключены к цепям управления 0локов коммутации, логический блсж снабжен двумя компараторами, инвертирующим интегральным повторителем, цифроаналоговым преобразователем, двумя двувходовыми схемами совпадения, схемой ИЛИ и схемой стробирова ния, схема совпадения логического блока выполнена трехвходовой, перек лючатель режима работы снабжен входом стробирования, причем выход дат чика реактивной мощности дополнительно подключен к неинвертируюцему входу первого компаратора и инвертирующему входу второго ксяипаратора другие входы указанных компараторов соединены с выходом цифроаналогового преобразователя, причем вход первого компаратора - непосредствен но, а.вход второго - через инвертирующий интегральный повторитель,выход первого компаратора соединен с одними входами схемы стробировани схемы ИЛИ и первой двувхоцовой схемы совпадения, другой вход которой связан с выходом первого порогового элемента, а выход подключен к шине сложения реверсивного двоичного счетчика, выход второго компаратора соединен с другими входами cxeNoi стробирования, схемы ИЛИ и второй двувходовой схемы совпадения, другой вход которой подключен к выходу инвертора, а выход связан с шиной вычитания реверсивного двоичного счетчика, синхровхоп которого соединен с входом цифроаналогового преобразователя, установочный вход ко торого подключен к выходу схемы стро бирования и входу стро6}фованин переключателя режима работы, а выход схема ИЛИ соединен с третьим входом трехвходовой схемы совпадения. На фиг.1 представлена функциональ ная схема предлагаемого устройства для компенсации реактивной мощности на фиг.2 - временные диаграммы, пояснягацие. работу устройства. Устройство содержит t секций конденсаторных батарей 1.1 - 1 .П блоки 2.1 - 2.П коммутации, датчик 3 реактивной мощности, пороговые злементы 4.1 - 4.2, компаратора 5.1 5.2, инвертирующий интегральный повторитель 6, инвертор 7, схему 8 несовпадения, элемент 9 выдержки времени, двувходовые схемы 10.1 - 10.2 совпадения, схему ИЛИ 11j схему 12 стробирования, цифроаналоговыЯ преобразователь 13, Зсшакщий генератор 14, трехвходовую схему 15 совпадения, реверсивный двоичный счетчик 16, схему 17 ограничения прямого счета, схему 18 ограничения обратного счета, дешифратор 19, переключатель 20 режима работы, формирователь 21 сигналов включения секций КБ и формирователь 22 сигналов отключения секций КБ. Предлагаемое устройство работает следующим образом. Пусть в исходном состоянии все секции конденсаторных батарей отключены. На выходе ДРМ 3 имеется сигнал пропорциональный реактивной мощности трехфазной сети, который поступает на входы пороговых элементов 4.1 и 4.2. При этом напряжение срабатывания элемента 4.1 Urt, определяющего ПОРОГ включения секций КБ, выбрано большим напряжения срабатывания ;Un 4.2, определяющего порог отключения секций КБ. Параллельно сигнал ДРМ 3 поступает на прямой вход + компаратора 5.1 и инверсный компаратора 5.2, где сравнивается с выходным сигналом ЦАП 13, поступающим на инверсный вход - компаратора 5.1 непосредственно, а на прямой вход + компаратора 5.2 через инвертирующий интегральный повторитель. В момент ta сигнал с ДРМ 3 ниже порогов срабатывания схем 4.1 и 4.2, они отключены и на их выходах имеется уровень логического нуля (вых. 3; 4.1; 4.2). Нулевой уровень с выхода элемента 4.2 инвертируется схемой 7 И через схему 8 несовпадения запускает элемент 9 выдержки времени. На фиг.2 интервал io-t) выбран еньшим времени выдержки, определяеым схемой 9, и нулевой уровень на ее выходе запрещает прохождение таковых импульсов задающего генератора 14 через схему 15 совпадения на инхровходы реверсивного счетчика 16 и ЦАП 13. (фиг.2, интервал to-tO. ледовательно, счетчик 16 и ЦАП 13 аторфюжены, никаких коммутаций в хеме не происходит. При этом нулевой ровень с выхода ЦАП 13 поступает на оответствующие входы компараторов .1 и 5.2. величина нулевого уровня ЦАП устанавливается равной порогу отключения Uni и это напряжение является опорньил для компаратора 5.1. Для компаратора 5.2 опорное напряжение инвертирующим интегральным повторителем б и 1станавлйвается равны порогу включения (фиг.2 вых.З; 13; 6) . На интервале iu-ti сигнал с ДРМ 3 ниже опорного напряжения комп ратора 5.1 и последний находится в нулевом состоянии, а компаратор 5.2 - в единичном в силу того, что сигнал на его прямом входе + больше сигнала ДРМ на инверсном входе - (фиг.2, вых. 5.1 и 5.2). В момент -ti сигнал ДРМ 3 превышает пороговое напряжение UTH элемента 4.1и на выходе последнего устанавливается уровень логической единицы который инвертируется схемой 7 и через схему 8 несовпадения запрещает работу элемента ввдержки времени, следовательно-реверсивный счетчик 16 и ЦАП 13 по-прежнему заторможены и счет не производят {вых.4;7). Одновременно устанавливается в единич ное состояние компаратор 5.1, так как напряжение ДРМ превышает опорно напряжение ЦАП 13. На компараторе 5.2ситуация не меняется (фиг.2, вых. 5.1 и 5.2) ., В момент времени t сигнал ДРМ 3 превышает напряжение. -порогового элемента 4.1 и опорное напряжение компаратора 5.2. При этом пороговый элемент 4.1 перебрасывается в едини ное состояние, а компаратор 5.2 устанавливается в нуль (фиг. 2, вых 4; 5.2). Напряжение логическое единицы с выхода порогового элемента 4.1 через схему 8 несовпадения запускает схему выдержки времени, Одповременно единичные сигналы (с выходов схем 4 и 5) появляются на входах схемы 10 совпадения и напря. жеНие логической единицы с ее выход поступает на шину сложения .реверсивного счетчика, разрешая его .работу в режиме сложения (фиг.2, вых. 10}. После отработки требуемой вьадерж ки времени в момент t на выходе схемы 9 появляется единичный уровен разрешая прохождение тактовых импульсов задающего генератора 14 через схему 15 совпадения на синхро. входы реверсивного счетчика 16 и ЦАП 13. (см. фиг.2, вых. 15). Счетчик начинает счет в режиме еложения и одновременно с приходом оче редного тактового импульса изменяет ся выходное напряжение ЦАП 13, кото рое является опорным для компараторов 5.1 и 5.2 (фиг.2, вых. 13). Счет продолжается до тех пор, пока сигнал ЦАП 13 не превысит сигнала с ДРМ 3. В момент зравнения уйаэанных сигналов (время t-g ) ксжпаратор 5.1устанав1Йивается в нуль, при этом нулевые уровни устанавливаются на выходах схемы 10 совпадения и схемы ИЛИ 11, запрещая работу счетчика 16 в режиме сложения и прохождение тактовых импульсов на синхровходы реверсивного счетчика 16 и ЦАП 13 (фиг.2, вых. 10; 11; 13). При наличии двух нулевых уровней на входах схемы-. 12 стробирования она запускается и вырабатывает строб-импульс, сбрасывающий ЦАП 13 в исходное состояние, а также разрешающий прохождение информации, записанной в выходных разрядах реверсивного счетчика 16, либо дешифратора 19, на формирователь 21 сигналов включения секций КБ (фиг.2, вых. 12). В момент времени ла требуемая комбинация секций КБ подключается к сети (в нашем случае включается вторая и третья ступени КБ, т.к. в выходных разрядах счетчика записано в двоичном коде число шесть О...ОИО). После подключения секций КБ изменяется баланс мощности сети и уменьшается сигнал ДРМ 3, который попадает в зону нечувствительности устройства (между порогами Uhi и Un ) . При этом в момент -tw устанавливаются в нуль пороговый элемент 4.1 и элемент 9 выдержки времени, а компараторы 5.1, 5.2 и схема ИЛИ 11 устанавливаются, в единичное состояние (фиг.2, вых. 4; 5.1; 5.2; 9; 11). Реверсивный счетчик 16 и ЦАП 13 в данном режиме заторможены. Допустим, . в момент t дефицит , реактивной мощности увеличился и сигнал ДРМ 3 превысил порог Кщ при этом процессы в устройстве будут повторять описанные ранее. В данном случае реверсивный счетчик 16 продолжает счет от предьщущего состояния в режиме сложения и в его выходных разрядах записывается число 6+4 «10 (в двоичном коде 0...01010), при этом ЦАП 13 формирует четыре ступени, начиная с нулевого уровня (фиг. 2, моменть времени щ - tjj ) . При сравнении сигнала ЦАП 13 с сигналом ДРМ 3 компаратор 5.1 сбрасывается в нуль, а с приходом стробимпульса со схемы 12 в момент (.i( осуществляется коммутация новой комбинации секций КБ. В данном случае , переход осуществляется от кода 0. .. ...00110 к коду 0...01010 и в устройстве отключается третья ступень КБ и подключается .четвертая ступень. Предположим, что дефицит реактивной маЦности сети уменьшился ,и сигнал с ДРМ 3 стал меньше порогового напряжения п элемента 4.2 (фиг.2, вых. 3) . В момент времени -t/t: устанавливается в нуль пороговый элемент 4.2и напряжение логической едини11ы С выхода инвертора 7 запускает элемент 9 ввдержкн времени. Одновремен но сбрасывается в нуль компаратор .5.1 в силу .того, что-сигнал на его становится меньпрямом входе ше сигнала на инверсном .входе - (4йг.2, вых. 4.2; 7; 5). После исте чения времени вьшержки начиная с момента ц тактовые импульсы задающего генератора начинают поступать на синхровходы реверсивного счетчик 16 и ЦАП 13. Реверсивный счетчик 16 начинает счет от предьвдущего состоя ния в режиме вычитания,, так как на его шине вычитания - присутствует разрешающий счет высокий потен циал с выхода схемы 10.2 совпадения, а на шине сложения + - запрещающий счет низкий потенциал со схемы 10.1 (фиг.2, вых. 10.1; 10.2) В момент времени ig выходное напряжение инвертирующего интегрально го повторителя 6 сравнивается с напряжением ДРМ 3, компаратор 5.2 сбрасывается в нуль и на выходах схемы 10.2 совпадения и схемы ИЛИ 1 фоЕянируется напряжение логического нуля, запрещающее работу счетчика 16 и ЦАП 13 {фиг.2, вых. 5.2; 10.2; 11), При этом на выходе схемы 12 стробирования формируется импульс, сбрасывающий в нуль ЦАП 13 и разрешающий прохождение информации через переключатель режима работы на формирователь сигналов отключения секций КБ. В данном сЛучае в счетчике 16 было записано в двоичном коде число 10 (0...01010), а в результате вычитания стало 10-5 5 (в двоич1Л7 /ном коде 0...00101)., Следовательно в устройстве компенсации реактивной мощности четвертая и вторая ступени секций КБ отключаются, первая и третья включаются, а все промежуточные коммутации исключаются. В результате баланс мощности сети изменяется и сигнал ДРМ 3 попадает в зону нечувствительности устройства. В дальнейшем при изменении баланса мощности сети устройство рабхэтает аналогично и процессы в схемы повторяют описанные. I В отличие от известных устройств изобретение позволяет определять и подключать к сети требуемую для компенсации комбинацию секций КБ сразу, исключая промежуточные коммутации, что значительно повышает надежность устройства. Так, при использовании высоковольтных электромеханических выключателей в качестве блоков коммутации секций КБ уменьшение коммутаций в случае применения полупроводниковых выключателей позволяет СНИЗИТЬ их установленную мощность и уменьшить количество дополнительных, силовых устройств, обеспечивающих нормальный режим работы полупроводниковых вентилей в переходных режимах. Надежность устройства при этом возрастает. Кроме того, улучшается режим работы сети из-за уменьшения количества переходных режимов, а также обеспечивается нормальная работа других электроприемников подключенных к сети. : Агг/- /7 : /гг/-/