Устройство для компенсации реактивной мощности Советский патент 1989 года по МПК H02J3/18 

СП

isd

Изобретение относится к электротехнике, в частности к устройствам автоматического регулирования реактивной мощности с помощью конденсаторных батарей. Цель изобретения - улучшение условий коммутации конденсаторов путем включения тиристоров в момент равенства мгновенного напряжения сети и остаточного напряжения на конденсаторах, повышение надежности и точности регулирования реактивной мощности в электрических сетях. Устройство содержит четыре секции конденсаторных батарей с соотношением мощностей 1:2:4:8, конденсаторы каждой секции соединены в треугольник и подключены в узел нагрузки посредством последовательно соединенных с ними встречно-параллельных тиристоров. Блок управления устройством содержит трехфазный синхронизирующий трансформатор 1, формирователи 2₁-2₃ импульсов, логические элементы 3₁-3₆, генератор 4 высокочастотных импульсов, нуль-органы 5₁-5₃, блоки 6₁-6₄ задержки сигналов управления, каждый из которых состоит из трех D-триггеров, датчик 7 реактивной мощности, блок 8 логики, усилительно-коммутирующие устройства 9₁-9₅, 10₁-10₆, 11₁-11₆, 12₁-12₆. 5 ил.

Nd к1

ти и точности регулирования реактивной мощности в электрических сетях Устройство содержит четыре секции конденсаторных батарей с соотношением мощностей 1:2;4;8, конденсаторы каж- .дой секции соединены в треугольник и подключены в узел нагрузки посредством последовательно соединенных с ними встречно-нараплельнмк тиристо- ров. Блок управления устройством со- держит трехфазный синхронизирующий

Изобретение относится к злектро- технике, в частности к устройствам автоматического регулирования реактивной мощности с помощью конденсаторных батарейо

Цель изобретения - улучшение условий коммутации конденсаторов путем включения тиристоров в момент равен - ства мгновенного напряжения сети и остаточного напряжения на конденсаторах, повышение надежности и точности регухшрования реал«Т1ганой мощности в электршгескитс сетях

На фиго представлена функциональная схема предлагаемого устройства;. на фиг о 2 - схема силовой части, устройсгва; на фиго 3 схема усилительно-коммутирующего устройства; на фиго 4 и 5 - временные диаграм ы,поясняющие принцип работы устройства

Устройство содержит тре; фазньй синхронизирующий трансформатор 1,формирователи синхроимпульсов, логи сеские элементы ЗИ 3,-3gs генератор 4 высокочастотных импульсов, нуль-органы 5{-555 блоки задержки сигналов управления, каждый из которых состоит из трех D-триггеров 6, -6,5, датчик 7 реактшзной мощности, блок -8 логики, усилительно- коммутирующие устройства in,-1Пб, 11,-11, , тиристоры 13-16, конденсаторные батареи 17-20,

Устройство работает следующим образом

Первичные обмотки синхронизирующего трансформатора 1 подключаются к линейным напряжениям трехфазной питающей сети U;j), U&CJ сй (фиг.Оо С выхода трансформатора 1 фазные напряжения Ид, Ug , U (фиг„Д, 1 ) подаются на входы формирователей

трансформатор 1 , формирователи импульсовз логические элементы 3ji-3g,, генератор 4 высокочастотных импульсов, нуль-органы 51-5з, блоки задержки сигналов управления, каждый из которых состоит из трех D-триггеров, датчик 7 реактивной мощности, блок 8 логики, усилительно-коммутирующие устройства 9(-95, 1П,-1Пб, 1Ц-11б, . 5 ило

синхроимпульсов (ФСИ) , (фигеО, на одних выходах которых

Q формируются синхроимпульсы длительностью 180 элоград., а на других - инверсные им синхроимпульсы той же длительностью (фиГо4, выхо , С прямого выхода ФСИ 2 синхро5 импултзсы поступают на первые входы логических элементов ЗИ 3 и 34. с прямого выхода ФСИ 2j. (фиго4,выхо2) сшгхроимпульсы поступают на первые входы логических элементов ЗИ 3 и

Q 3, ас прямого выхода ФСИ 2 (фиГо4, выхо2) на первые входы логических элементов ЗИ 3 и 3 § (фиг, 1), С инверсного выхода ФСИ 2 (фиг.4, выхо2-() синхроимпульсы по.ступают на вторые входы логических элементов

ЗИ Зт. и 3, с инверсного выхода ФСИ 2 2. (фиго4, вых„2) сш1хроимпульсы поступают на вторые входы логш1еских элементов ЗИ 34. и З ас инверсного выхода ФСИ 2, (фиг.4, выхо2з) - на вторые входы логических элементов ЭЙ 3, и 3 (фиГоПо На третьи входы шести логических элементов ЗИ поступают импульсы с генератора 4 импульсов (фиг,4, вых,4)„

При такой организации связей ФСИ 2(-2з и логических элементов ЗИ на выходе последних будут сформированы частотно-заполненные импульсы длительностью 120 эло градо (фиг„4, вых, 3(-3g), причем передние фронты выходных импульсов логических элементов 3 и Зг (фиго4, вых 3, и 3) совпадают соответственно с началом положительной и отрицательной полу- ,

волн фазного напряжения U, что соответствует точке максимума отрицатель- ной и положительной полуволн-линейного напряжения ид, передние фронты вы5

ходных импульсов логических элементов 3 и .Д.вых.ЗJ и Зф)совпадают соответственно с началом положительной и отрицательной полуволн фазного напряжения Цд, что соответствует точке максимума отрицательной и положительной полуволн линейного напряжет1я , а передние фронты выходных импупрсов логических элемен- тов ЗИ 35 и Зб (фиг.4,вых.З5 и 3g) совпадают соответственно с началом положительной и отрицательной полуволн фазного напряжения Ug, что соответствует точке максимума отрицатель- }5 этом на выходе БЛ 8 формируется сигной и положительной полуволн линейного напряжения Ucft.

С выхода логического элемента ЗИ 3, частотно-заполненные импульсы поступают на входы усилительно-коммутирующих устройств (УКУ) 9, 10, 11,, 12, с выходов которых импульсы подаются на управляющие электроды тиристоров 13,,, , 15, и 16,, включенных в проводящем направлении для положительной полуволны напряжения Идц„ С выхода логического элемента 3 импульсы поступают на УКУ 9

нал логической 1 , разрешающий включение секции устройства Если же соотношение мощностей секции КБ равно : 2 : 4 : 8, БЛ 8 работает 20 по принципу аналого-цифрового преобразователя При этом сигнал на выходе БЛ 8 описывается выражением

25

2

N а 2 + а.

+ а.

+ а/ 2

где N - цифровой код на выходе БЛ Я;

- коэффициент при разрядах 2 , принимающий значения О или 1.

Логический сигнал с первого выхода БЛ 8 соответствующего младшему разряду поступает на D-входы D- триггеров 6„-6,з блока 6, задержки сигнала отравления, а логические сигналы старших разрядов с второго, 35 третьего и четвертого выходов БЛ 8 поступают соответственно на D-входы D-триггеров б2,-б2з, 631-633 и

10,, П. и 12

/2.

2, С выхода которых

они подаются на управляющие электроды тиристоров 13

г 9

14

1г

15

12

И

Аналогично с выхода логического элемента Зд импульсы через УКУ 9

10

3

П,

и 12 5 поступают на управля101чие электроды тиристоров 13

21

-2.1 J а

ческого элемента 3

с выхода логи- через УКУ 9,

10, 1Ц и 12 - на управляющие электроды тиристоров 13

2-2.

14

15

и 1622 включенных в каждой секции

гг

на напряжение U

бс

С выхода логического элемента Зд- импульсы через УКУ 9, 11 5- и 2д. поступают на управляемые электроды тиристоров I3 з), 14з, J 15 5, и 16 31 ас выхода логического элемента 3 через УКУ 9g, 10б, llg и 12g - на управляющие электроды тиристоров 132-, . - за к . включенных в каждой секции на напряжение U(p,

Сигнал с выхода датчика реактивной мощности (ДРМ) 7, который является управляющим сигналом устройства, поступает на вход блока логики (БЛ) 8, на выходе которого вырабатывает-/

ся четырехразрядный двоичный код, пропорциональный величине реактивной мощности нагрузки. Способ формирования этих управляющих сигналов определяется соотношением мощностей секций КБ компенсаторао Если мощности от- Дельных секций КБ соотносятся между собой как 1 : 1 : 1 : 1, то блок ло- ики представляет собой пороговый элемент, срабатьшание которого проис- ,ходит в момент превьшения уставки Б1 сигналом, пропорциональным реактивной мощности в питающей сетио При

нал логической 1 , разрешающий включение секции устройства Если же соотношение мощностей секции КБ равно : 2 : 4 : 8, БЛ 8 работает 20 по принципу аналого-цифрового преобразователя При этом сигнал на выходе БЛ 8 описывается выражением

N а 2 + а.

+ а/ 2

25

+ а.

30

45

50

55

где N - цифровой код на выходе БЛ Я;

- коэффициент при разрядах 2 , принимающий значения О или 1.

Логический сигнал с первого выхода БЛ 8 соответствующего младшему разряду поступает на D-входы D- триггеров 6„-6,з блока 6, задержки сигнала отравления, а логические сигналы старших разрядов с второго, 35 третьего и четвертого выходов БЛ 8 поступают соответственно на D-входы D-триггеров б2,-б2з, 631-633 и

40

41 43 КИа

блоков 6, 6з и 6,. задержФазные напряжения U, U ц и Uj. с трансформатора 1 напряжения поступают соответственно на входы нуль- органов (но) 5,, 5,, 5з, причем на выходе НО 5 формируются короткие импульсы с периодом следования 180 эло градо, передние фронты которых совпадают с началом частотно-заполненных импульсов с выходов логических элементов ЗИ 3 и 3 (фиг„4, вьгхо5) о

На выходе НО 5 формируются короткие импульсы с периодом следования 180 эло град о, передние фронты которых совпадают с началом частотно-заполненных импульсов с выходов логических элементов ЗИ 3 з и 3

(, .) (фиГо4, выхо 55)

а на выходе НО 5-, формируются импульсь с периодом следования 180 элвГрад,-, передние фронтЕ) которого совпадают с началом частотно-заполненных импульсов с выходов логических элементов ЯИ 3 и

б

С выхода НО 5 , короткие импульсы поступают на счетные С-вкоды D-триг- геров б 1, 6-11, 6 5( и 64) с выхода НО 5-, на С входд-л 13-триггеров 6 , z-z 6 j/2 н 642. f с выхода НО 5j - на С-вхо- дь D-триггеров 6 , баз, 6 зз н бфэ. Выходные, сигналы элеме1 тов 6,-6

задержки являются управляющими сигналами УКУ 9-12 (фиг„ и З). При этом выходной сигнал D-триггера 6( осуществляет включение УКУ 9 и (фиГсО, управляющих работой тиристоров первой секции 13 и 1312. ) . включенных на. напряжение Пде (фиГо2} выходной сигнал D-триггера 612 осуществляет включение УКУ 9-з и О-;.,управляющих работой тиристоров 13 и 1322, включенных на напряжение

6,, осу-

выходной сигнал Б триггера и.,з

ществляет включение УКУ 9 §- и 9с,, управляющих работой тиристоров 13 31 и 13з.2, вкл1оче1П-1ых на напряжение Псд.

Аналогично осуществ.ляется управление УКУ других секций с помощью блоков 6,j , 6-5 и 6 задержки сигнало управления -(фиГоО.

Такая организация управления УКУ 9-12, передача управляющих сигналов с БЛ 8 через блоки задержки, нозволяет исключить неоднозначность включения тиристоров, управляющих кoм syтaдкeй КБ„

Коммутация секций конденсаторных батарей ос пдествляется следующим образом

В момент времени t первая секция КБ находится во включенном состоянии, нри этом выходной сигнал ДРМ 7 под.цержи).1ает БЛ 8 в рабочем состоянии, на младшем разряде которго имеется логическая 1, а на остальных - логтгескне О (, вьк„8)о Логический сигнал с младшего разряда БЛ 8 через Р триггер б(;, (фиг„5, выхо6 4 ),поступающий на управляющие входы УКУ 9( и 92, (фиг,2 paapeiijaeT прохождение частотно-запоненных импульсов с выхода логически элементов 3 и 3 через УКУ 9i и 9 (фиго5, вых„ 9., и 9, момент tj,) на управляющие электроды тиристоров

13

Аналогично лопгческнй

младшего разряда ТУТ 8 через

триггеры 6,2, и 6 3 (фиг,5,выХо6 2 и 6,)j поступающие на управляющие входы УКУ 9з-9б, разрешают прохождение частотно-заполненных импульсов с логических элементов 3, 3, , Зд и Зб через УКУ 9j-96 (фиГо5,вых„9з-9б), на управляющие электроды тиристоров первой секции , 13z. 13э1 В этом режиме все тиристоры первой секдии КБ открыты и конденсаторы 17 подключены к сети (фиг.5,

ВЫХо. I

АБ 17

I

6С17

и I

СА 1Тз

сигнал

f

В момент времени t« сигнал с вых да ДРМ 7 равен нулю При этом все разряды БЛ 8 переходят в состояние логического О, что соответствует команде на отключение первой секции КБ (фнГоЗ, выХоВ), Логический О младшего разряда БЛ 8 поступает на динамические входы D-триггеров 6, 6 2. и 6 -.д, блока 6 задержкио В момент времени t,, соответствующий максимальному отрицательному значению полуволны линейного напряжения питающей сети Иде (фнг,5, выхоИ,., импульс с выхода НО 5н переключает D-триггер 6 « в нулевое состояние (djHr.S, Bbix.Si и 6 , ) о, Логический

f

ет нрохождение частотно- заполненных импульсов с вькодов логических элементов 3/ и 3 через УКУ 9 и 9 (фиго5, вьгхо 9 , и 9,,) на управляю35

40

45

50

55

щие электроды тиристоров 13

при этом фазный ток 1дв,7 i

ч- и 13,2 равен

нулю (фиг „ 5, вых. I Л517 1 ) 5 а конденсатор 17( (фиго2) отключается от сетио Аналогично в моменты времени

t 3 и t4. (фИГфЗ, ВЫХсб, и 6,3 )

отключаются конденсаторы 17 и 17г

.(фиг,2). При этом в момент отключения конденсаторы 17 остаются заряженными до максимального значения линейного напряжения сети (фиг.З, выХо UAsni). г омент t UgcxTa момент t

ц- 3 17

момент

t,).

Включение секций происходит следующим образом, В момент времени t с выхода БЛ 8 поступает комавда логической 1 младшего разряда БЛ 8 на включение первой секции КБ (фиг.5, вых,8), причем поступление команды происходит в течение времени, меньшего периода питающего напряжения, следующего за отключением секций KR в момент t « В момент времени tg, импульс с выхода НО За переключает

состояние D-триггера 6 и на его выходе появляется логическая 1

(фИГоЗ, ВЫХо 6. ),

Этот сигнал поступает на управляющий вход УКУ 9-} и Я. и тем самым разрешает прохождение частотно-заполненных импульсов с логических элементов 3 5 и 34 через УКУ 9 и 94 (фиГоЗ, выхо 9 и 9) на управляю- щие электроды тиристоров 13 и .(фиг,2) первой секции КБ, При подаче управляющего импульса в момент времени tg на тиристор последний не открывается, для него не вы- полняются условия включения из-за наличия остаточного напряжения на конденсаторе l. (фиг.5, вых, сети

и ВЫХа 60472

в момент времени tr импульс с НО 5( изменяет состояние D-триггера 6f (фиг„5, выХо 6 ), выходной сигнал которого разрешает прохождение частотно-заполненных импульсов с логических элементов 3 и 3 через УКУ Я, и 9 (фигоЗ, вых. 9 4 и 9) на управляющие электроды тиристоров 13 j и 13,2., включенных на линейное напряжение и ()б, С момента времени t происходит подключение к сети кон- денсатора 17 t (фиг„ 3, вых., ) Аналогично в момент, времени t g происходит подключение к сети конденсатора 17 J (фиГоЗ, выхо 1сй1Тз момент времени tn, когда остаточное напряжение на конденсаторе 17, равно напряжению сети Уд ДЛЯ тиристора 13 21 выполнено условие включения и при подаче управляющего импульса с выхода логического элемента ЗИ 3 через УКУ 9j (, вых„ Я, момент tc)) тиристор i3;2, открьшается и н конденсаторе 17 начинает протекать ток (фИГоЗ, BblXo IBCITO)

Таким же образом происходит подклю- чение к сети второй, третьей и чет- вертбй секций КБ, при этом разрешающий сигнал на включение секций поступает соответственно с второго, третьего и четвертого выходов стар- ших разрядов ЕЛ 8 о

Управление тиристорами в момент равенства мгновенного напряжения сети и остаточного напряжения на кон- денсаторньк батареях за счет использования в устройстве трех формирователей синхроимпульсов и шести логических элементов ЗИ позволяет добйть5

Q S

0 5 0 5 0

5 0

ся улучшения условий коммутации конденсаторных батарей о

Введение в схему трех нуль-органов и четырех блоков задержки сигналов управления позволяет исключить срабатьтание тиристоров при длительности импульсов управления менее 120 элоград, и добиться их включения в наиболее благоприятные моменты, что повьшает точность и надежность регулирования реактивной -мощности.

Формула изобретения

Устройство для компенсации реактивной мощности, содержащее четыре секции конденсаторных батарей,конденсаторы каждой из которьк соединены в треугольник и подключены в узел нагрузки посредством последовательно соединенных с ними встречно-параллельных тиристоров, четыре группы усилительно-коммутирующих устройств, каждая из которых состоит из шести усилительных элементов, трехфазный синхронизирующий трансформатор,датчик реактивной мощности, блок логики, генератор высокочастотных импульсов, отличающееся тем, что, с целью улучшения условий коммутации конденсаторов путем включения тиристоров в момент равенства мгновенного напряжения сети и остаточного напряжения на конденсаторах, повышения надежности и точности, в устройство дополнительно введены три формирователя синхроимпульсов,шесть логических элементов Зй, три нуль-органа, четыре блока задержки сигнала управления, каждый из которьк состоит из трех D-триггеров, при этом первичные обмотки трехфазного синхронизирующего трансформатора подключены к выводам для подключения к трехфазной питающей сети, к вторичным обмоткам трансформатора подключены формирователи синхроимпульсов, а также нуль-органы, причем входы формирователей синхроимпульсов и нуль-органов подключены к вьтодам для подключения к соответствующим фазам сети, прямой выход первого формирователя синхроимпульсов соединен с первыми входами первого и второго логических элементов ЗИ, а его инверсный выход - с вторыми входами третьего и четвертого логических элементов ЗИ, прямой выход второго формирователя синхроимпульсов соединен с первыми входами четвёртого и пятого логических элементов ЗИ, а его ип версный выход - с вторыми входами второго и шестого логических элементов ЗИ, прямой выход третьего формирователя сш1Хроимг1ульсов соединен с первыми входами третьего и шестого логическшс элементов ЗИ, а его инверсный выход - с вторыми входами первого и пятого логических элементов ЗИ, выход генератора высокочастотных импульсов подключен к третьим входам всех шести логических элементов ЗИ, выходы логических элементов ЗИ соединены с информационными входами соответству яцих усилительных элементов каждой группы усилительио- коммутирующ1-1Х устройств, выходы этих усилительных элементов подключены соответственно к управляющим электродам тиристоров каждой секции

,

.

«

. .tSji

.l

0

конденсаторных батарей, подключенных к вьшодам для подключения на соответствующее Л1гнейное напряжение, выходы нуль-органов соединены соответственно со счетными входами D-триггеров калодого блока задержки сигнала управления, выход датчика реактивной мощности соединен с блоком логики,предназначенным для преобразования величины реактивной мощности нагрузки в цифровой код, выходы блока логики соединены соответственно с D-входа- ми А-триггеров блоков задержки сигнала управления, выходы D-триггеров каждого блока задержки сигнала управления соедир ены соответственно с управляющими входами первого и второго усилительных элементов, третьего и четвертого ус тительных элементов, пятого и шестого усилительных элементов соответствующей группы усилительно-коммутирующих устройств о

ff«

.

, II J«t5j| I 1 I

V,

ее

Усеш

Sun.Si, Sbix.j Slix.Sif 8tix.9s

1ш.а

%,

Фи9.$