Счетчик импульсов Советский патент 1984 года по МПК H03K23/00 

Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах диск ретной обработки информации, в частности, в качестве помехоустойчивых счетчиков и распределителей импульсов, Известен двоичный счетчик импульсов, содержащий в каждом разряде счетный триггер, два элемента И, два элемента ИЛИ, дешифратор полных соетояний. Указанный счетчик дает возможност обнаружить определенные виды ошибок а именно: разрешенным комбинациям соответствуют двоичные числа, в кото рык между двумя смежными единицами располагается не менее определенного количества нулей, Невыполнение этого условия означает, что в счетчике образовалась запрещенная комбинация 1 . Недостаток этого счетчика - выявление только указанного вида ошибок Реально ошибочными комбинациями Довольно часто бывают комбинации, в которых между единицами имеются нули. Такие комбинации не обнаруживаются данным счетчиком. Известен счетчик импульсов, содержащий входную шину и rt разрядов, каждый из которых содержит триггер, два элемента И, элемент НЕ и сумматор, первая группа входов ко торого соединена с прямым и инверсным выходами триггера, входы устано ки в Ч и в О которого соеди нены соответственно с выходами первого и второго элементов И, первый вход второго элемента И соединен с одним из выходов сумматора, соответ ствующим К-у контрольному числу, гд число меньше числа разрядов,соеди нен с входом элемента НЕ, выход к6торого соединен с первым входом пер вого элемента И, вторые входы перво го и второго элемента И каждого раз ряда, кроме первого, соединены с вы ходом второго элемента И предыдущего разряда, вторая группа входов сумматора которого соединена с выхо .дами сумматора последующего разряда входная шина соединена с вторыми входами первого и второго элементов И первого разряда 2. в известном устройстве контрольное число К может равняться только единице и устройство имеет только (п+1) устойчивое состояние. Недостатками устройства являются относительно малые функциональные возможности, связанные с тем, что устройство имеет только модуль пересчета равный (п+1), где п - число разрядов, а для больших модулей пересчета известное устройство становится слишком сложным, Цель изобретения - расширение функциональных возможностей, путем увеличения модуля пересчета при сокращении разрядности. Указанная цель достигается тем, что в счетчик импульсов, содержащий входную шину и п разрядов, каждый из которых содержит триггер, два элемента И, элемент НЕ и сумматор, первая группа входов которого соединена с прямым и инверсным выходами триггера, входы установки в ив О которого соединены соответственно с выходами первого и второго элементов И, первый вход второго элемента И соединен с входом элемента НЕ, выход которого соединен с первым входом первого элемента И, вторые входы первого и второго элементов И каждого разряда, начиная с {К+1)-го, где К - контрольное число меньше числа разрядов, но больше нуля, соединены с выходом второго элемента И предыдущего разряда, вторая группа входов сумматора которого соединена с выходами сумматора последующего разряда, входная шина соединена с вторыми входами первого и второго элементов И первого разряда, в каждый разряд введен первый элемент ИЛИ, а в разряды с второго по К-й введен второй элемент ИЛИ, в каждом разряде первый, второй входы и выход первого элемента ИЛИ соединены соответственно с прямым выходом триггера, выходом сумматора, соответствующим К-у числу, и с входом элемента НЕ, выход второго элемента ИЛИ соединен с вторым входом первого элемента И, третий вход которого соединен с входной ШИНОЙ, первый вход второго элемента ИЛИ соединен с выходом второго элемента И предьщущего разряда, выходы сумматора первого разряда, , соответствующие числам с О по (K-l)L-re, соединены соответственно с вторыми входами вторых элементов ИЛИ с К-го разряда по второй разряд и с третьим входом первого элемента И первого разряда. На фиг. 1 приведен-пятиразрядный счетчик импульсов с контрольным числом К, равным четырем; на фиг. 2 реализация одчого из сумматоров. Счетчик импульсов содержит первые элементы ИЛИ 1,1 - 1,5, триггеры 2,1 - 2,5, элементы 3,1 - 3,5 НЕ, первые элементы И 4,1 - 4,5, вторые элементы И 5,1 - 5,5, вторые элементы ИЛИ 6,1 - 6,3, сумматоры 7,1.7,5 и входную шину 8. Первые группы входов сумматоров 7,1 - 7,5 соединены соответственно с прямыми, инверсными выходами триггеров 2,1 - 2,5, входы установки в которых соединены соответственно с выходами первых элементов И , 4,1 - 4,5, входы установки в О триггеров 2,1 - 2,5 соединены соответственно с выхода1ии вторых элементов И 5,1 - 5,5, первые входы вторых элементов И 5,1 - 5,5 соединены соответственно с выходами пер.вых элементов ИЛИ 1,1 - 1,5 и соединены соответственно с входами элемен тов НЕ 3,1 - 3,5, выходы которых соединены соответственно с первыми входами первых элементов И 4,1 - 4, выходы вторых элементов И 5,1 - 5,4 соединены соответственно с первыми входами вторых элементов ИЛИ 6,1 6,3, с вторым входом первого элемента И 4,5 и соединены соответственно с вторыми входами вторых элементов И 5,2 - 5,5, вторые входы первых эле ментов И 4,2 - 4,4 соединены соответ ственно с выходами вторых элементов ИЛИ 6,1 - 6,3, входная шина 8 соединена с вторым входом первого элемента И 4,1, с вторым входом второго элемента И 5,1 и с третьими входами первых элементов И 4,2 - 4,4, первые входы первых элементов ИЛИ 1,1 - 1, соединены соответственно с прямыми выходами триггеров 2,1 - 2,5, вторые входы первых элементов ИЛИ 1,1 соединены с выходами, соответствующими контрольному числу К, соответственно сумматоров 7,1 - 7,5, вторые группы входов сумматоров 7,1 - 7,4 соединены соответственно с выходами сумматоров 7,2 - 7,5, выходы сумматора 7,1, соответствующие числам с О по (К-1)-е, соединены соответственно с вторыми входами вторых эл ментов ИЛИ 6.3, 6,2, 6.1 и с третьим входом первого элемента И 4.1, Сумматор (фиг, 2) содержит первую группу 9 (К+1) элементов И 10, вторую группу 11 из (К+1) элементов И 12 и группу 13 из К элементов 14 ИЛИ, первую группу 15 входов и вторую группу 16 входов. Входы сумматора из группы 15 соединены соответственно с первыми входами элементов И 10 и с первыми входами элементов И 12, вторые входы соответствующей пары из элементов И 10 и 12 соединены с соответствующим входом сумматора из второй группы 16, входы каждого из элементов ИЛИ 14 из группы 13 соединены с выходами соответствующих элементов И 10 и 12 из групп 9 и 11. В качестве примера для числа К равного двум приведено соединение выходов элементов И 10 и 12 с входами элементов ИЛИ 14, Вторая группа 16 входов Шрвая группа 15 входов Наличие числа, превьииающего К, на выходе сумматора свидетельствует о том, что в результате суммирования произсшша сшибка (сумма единиц больше К), что является индикаторюм ошибки. Счетчик импульсов работает следующим образом, В исходном состоянии все триггеры счетчика стоят в О, т.е. счетчик находится в нулевом состоянии 00000. На нулевом выходу сумматора 7,1 соответственно имеется единичный сигнал, который проходит через элемент ИЛИ 6,3 на вход элемента И 4,4, Так как с четвертого выхода сумматора 7,4 и единичного выхода триггера 2.4поступают нулевые сигналы на элемент ИЛИ 1.4, то элемент И 5.4 закрыт нулевым сигналом, а элемент И 4,4 открыт единичным сигналом с элемента НЕ 3,4, Поэтому тактовый сигнал, поступающий на входную шину 8, устанавливает триггер 2,4 в единичное состояние 01000, соответственно на первом выходе сумматора 7,1 появляется единичный сигнал, который через элемент ИЛИ 6,2 дает разреше-ние на установку в единичное состояние триггера 2,3, т.е, счетчик по тактовому импульсу переходит в состояние 01100, Аналогично получены состояния 01110и 01111, Так как при состоянии счетчика 01111триггер 2,1 находится в единичном состоянии и, следовательно, на ВЕдходе элемента ИЛИ 1,1 и входе элемента И 5,1 имеется , то следующий тактирующий сигнал устанавливает триггер 2,1 в О и с выхода элемента И 5,1 походит на вход элемента 5,2 И и сбрасывает его в нуль. Аналогично сброс триггеров распространяется до триггера 2,5,-Так как он находится в нуле, то элемент ИЛИ 1.5выдает О и через элемент НЕ 3,5 разрешает сигналу сброса установить его в , т,е, получают состояние 10000, При этом на первом выходе сумматора 7,1 присутствует единичный сигнал. Этот сигнал через элементы ИЛИ 6,2 и И 4,3 устанавливает триггер 2,3 в , в результате счетчик находится в состоянии 10100. По следующим тактовым импульсам по аналогии с вышеописанным происходит заполнение i и второго и первого разрядов счетчика, в результате получают следующие состояния: 10110 и 10111, По следующему тактовому импульсу происходит сброс в О триггеров 2,1 - 2,3 и записывается i в триггер 2.4 - 11000. Затем процесс записи. 1 в младшие разряды повторяется - 11100, 11110. в состоянии счетчика 11110 на 4-ом выходе сумматора 7.1 появляется единица. Она разрешает прохождение тактовому импульсу через элемент И 5.1 на вход триггера 2.1 и установки в дальнейшему его распространению через элементы И 5.2 - 5,5 . В результате счетчик переходит в исходное (нулевое) состояние (00000). В предлагаемой схеме единственны обнаруживаемым запрещенным состояни ем является состояние 11111. В этом случае происходит переполнение сумматора 7.1 и на выходе ошибки сумма тора 7.1 находится сигнал (жибки. Однако ошибкообрануживсиощую способность счетчика можно повысить, изме нив контрольную цифру К, т.е. число обратных связей с сумматора 7.1. Чем их меньше, тем вьвие ошибкообнаруживаемая способность. Например, при ошибочные состояния счетчика 01110; 10011; 11100 обнаружены. В этом случае на 5-м выходе сумматоров (7.2, 7.1) , (7.1), (7.3, 7.2, 7.1) появляется сигнал ошибки. Таким образом, введение новых конструктивных признаков позволяет увеличить модуль пересчета при сохранении разрядности, что расширяет функциональные возможности предлагаемого устройства.

СЧЕТЧИК ИМПУЛЬСОВ, содержащий входную шину и п разрядов, каждый из которых содержит триггер, два элемента И, элемент НЕ и сумматор, первая группа входов которого соединена с прямым и инверсным выходами триггера, входы установки в ив О которого соединены соответственно с выходами первого и второго элементов И, первый вход второго элемента И соединен с входом элемента НЕ, выход которого соединен с первым входом первого элемента И, вторые входы первого и второго элементов И каждого разряда, начиная с (К+1)-го, где V. - контрольное . число меньше числа разрядов, но больJl ше нуля, соединены с выходом второго элемента И предыдущего разряда, вторая группа входов сумматор которого соединена с выходами сумматора последующего разряда, входная шина соединена с вторыми входами первого и второго элементов И первого разряда, отличающийся тем, что, с целью расширения функциональных возможностей, в каждый разряд введен первый элемент ИЛИ, а в разряды с второго по fe-й введен второй элемент ИЛИ, в каждом разряде первый,.второй входы и выход первого элемента ИЛИ соединены соответственно с прямым выходом триггера, выходом сумматора, соответствующим 1t-y i числу, и с входом элемента НЕ, выход второго элемента ИЛИ соединен с втоW рым входом первого элемента И, третий вход которого соединен с входной с шиной, первый вход второго элемента ИЛИ соединен с выходом второго элемента И предьщущего разряда, выходы сумматора первого разряда, соответпо (fc-l)-e. ствующие числам с О соединены соответственно с. вторыми м входо№Ш вторых элементов ИЛИ с К-го разряда по второй разряд и с третьим входом первого элемента И первого разряда.ел

pt/f,t

ie