Счетчик импульсов Советский патент 1987 года по МПК H03K23/56 

Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах дискретной обработки информации, в частности в качестве помехоустойчивых счетчиков, распределителей импульсов и устройств помехоустойчивого кодирования информации.

Целью изобретения является расширение функциональных возможностей.

Поставленная цель достигается за счет введения новых конструктивных признаков, обеспечивающих переход из режима сложения в режим вычитания (и наоборот) с произвольного состояния счетчика.

На чертеже приведен пятиразрядный счетчик импульсов с контрольным числом К, равным четырем.

На чертеже обозначено: пе;рвыё элементы ИЛИ 1.1-1.5; триггеры 2.1- 2.5; элементы НЕ 3.1-3.5; первые элементы И 4.1-4.5; вторые элементы И 5.1-5.5; вторые элементы ИЛИ 6.1- 6.4; сумматоры 7.1-7.5; входная шина В; шина 9 вычитания; шина 10 сложения; первая группа элементов И 11.1-11.4; вторая группа элементов И 12.1-12.2; третьи элементы И 13.1-13.5; четвертые элементы И 14.1-14.5; пятые элементы И 15.1- 15.3; выходные шины 16.1-16.5; треть элементы ИЛИ 17.1-17.4; четвертые элементы ИЛИ 18,1-18.4; шестые элементы И 19.1-19.4; седьмые элементы И 20.1-20.4; пятые элементы ИЛИ 2Ы 21.4; восьмые элементы И 22.1-22.4; девытые элементы И 23.1-23.4; шестые элементы ИЛИ 24.1-24.3; шина 25 импульсного сигнала переключения режима работы; элемент И 26 блокировки тактового сигнала; элемент И 27 разг решения на перезапись.

Первые группы входов сумматоров 7.1-7.5 соединены соответственно с прямыми и инверсными выходами триггеров 2.1-2.5, входы установки в единицу триггеров 2.2-2.5 соединены соответственно с вьпходами элементов ИЛИ 17.1-17.4, входы установки в О триггеров 2.2-2.5 соединены соответственно с выходами элементов ШШ 18.1-18.4, входы установки в 1 и в О триггера 2.1 соединены соответственно с выходами элементов И 4.1 и 5.1, выходы элементов И 4.2- 4.5 соединены соответственно с первыми входами элементов ШШ 17.1-17.4,

выходы элементов И 5.2-5.5 соедине- ны соответственно с первыми входами элементов ИЛИ 18.1-18.4, первые входы элементов И 5.1-5.5 соединены со- ответственно с выходами элементов ИЛИ 1.1-1.5 и соединены .соответственно с входами элементов НЕ 3.1-3.5, выходы которызс соединены соответст- Q венно с первыми входами элементов И 4.1-4.5, выходы элементов И 5.1- 5.4 соединены соответственно с первыми входами элементов ИЛИ 6.2-6.4, с вторьм входом элемента И 4.5 и со- g единены соответственно с вторыми входами элементов И 5.2-5.5, входная шина 8 соединена с первыми входами элемента И 26 блокировки тактового сигнала и элемента И 27 разре- шения на перезапись, шина 25 импульсного сигнала переключения режима работы соединена с вторым входом элемента И 27 разрешения на перезапись и с инверсным входом элемента И 26 5 блокировки тактового сигнала, выход которого соединен с вторым входом элемента И 5.1 первого разряда и с вторыми входами элементов И 4.1-4.4, прямые выходы триггеров 2.1-2.5 сое- Q динены соответственно с первыми входами элементов ИЛИ 1.1-1.5, выходы элементов ИЛИ 6.1-6.4 соединены соответственно с третьими входами элементов И 4.1-4.4, шина 10 сложения соединена с первыми входами элементов И 11.1-11.4 и элементов И 13.1-13.5, вторые входы которых соединены соответственно с выходами, соответствующими числу К, равному четырем, сумма- Q торов 7.1-7.5, выходы третьих элементов И 13.1-13.5 соединены соответственно с вторыми входами элементов ИЛИ 1.1-1.5, третьи входы которых, соединены соответственно с выходами -элементов И 14.1-14.5, первые входы которых соединены с шиной 9 вычитания, вторые входы элементов И 14.1-14.5 соединены соответственно с выходами, соответствующшчи числу n-K+t,fравному двум, сумматоров 7.1-7.5, шина 9 вычитания соединена с первыми входами элементов И 12.1-12.2, выходы сумматора 7.1 соответствующие числам с нулевого по К-1-е, равное трем, соединены соответственно с вторыми входами И 11.1-11.4, выходы которых соединены соответственно с вторыми входами элементов ШШ 6.4-6.2, с первым входом элемента ИЛИ 6.1, выходы сум5

5

матора 7.1, соответствующие числам с нулевого по п-К-е, равное единице, соединены соответственно с вторыми входами элементов И 12.1-12.2, выходы которых соединены соответственно с третьим входом элемента ИЛИ 6.2, с вторым входом.элемента ИЛИ 6.1, первые входы элементов И 15.1-15.3 соединены соответственно с инверсными выходами триггеров 2.1-2.3, выходы каждого из сумматоров 7.2-7.4, соответствующие числу п-К+1, равным двум, соединены с инверсными входами

соответствующих элементов И 13.1-15.3 g ют нулевые сигналы на элемент ИЛИ разрядов, выход, соответству- 1.4, то элемент И 5.4 закрыт нулевым

ющий числу ноль сумматора 7.2, соединен с инверсным входом элемента И 15.1, выходные шины 16.1-16.5 соединены соответственно с выходами элементов И 15.1-15.3 и с инверсными выходами триггеров 2.4-2.5; вторые группы входов сумматоров 7.1-7.4 соединены соответственно с выходами суммато- крыт. Тактовый сигнал, поступающий ров 7.2-7.5, выход элемента И 27 раз- 25 «а входную шину 8, проходит через

решен на Перезапись соединен с входами элементов И 22.1-22.4 и элементов И 23.1-23.4, выходы которых соединены соответственно с вторыми входами элементов ИЛИ 18.1-18.4, выходы элементов И 22.1-22.4 соединены соответственно с вторыми входами элементов ИЛИ 17.1-17.4, прямые выходы элементов ИЛИ 21.1-21.4 соединены с другими входами элементов И 22.1- 22.4 соответственно, инверсные выходы элементов ИЛИ 21.1-21.4 соединены с другими входами элементов И 23.1- 23.4 соответственно, входы элементов ШШ 24.1-24.3 и инверсные входы элементов И 20.1-20.4 соединены с прямыми выходами триггеров 2.1-2.4 предыдущих разрядов, прямые входы элеметов И 20.1-20.4 соединены соответственно с прямыми выходами триггеров 2.2-2.5, инверсные выходы которых соединены соответственно с первыми входами элементов И 19.1-19.4, выходы которых соединены соответственно с входами элементов ИЛИ 21.1-21.4, другие входы которых соединены соответственно с выходами элементов И 20.1-20.4, вторые входы элементов И 19.1-19.4 соединены соответственно с прямым выходом триггера 2.1, с выходами элементов ИЛИ 24.1-24.3.

Счетчик импульсов работает следующим образом.

В исходном состоянии все триггера счетчика стоят в нуле, т.е. счетчик .находится в нулевом состоянии 00000, на шине 10 сложения присутствует сигнал, на шине 9 вычитания сигнал отсутствует. На нулевом выходе сумматора 7.1 соответственно имеется единичный сигнал, который проходит через элементы И 11.1 и lilTH 6.4 на вход элемента И 4.4, так как с четвертого выхода сумматора 7.4 (через элемент И 13.4), выхода элемента И 14.4 и единичного выхода триггера 2.4 поступа

сигналом, а элемент И 4,4 открыт единичным сигналом с элемента НЕ 3.4. На шине 25 импульсного сигнала переключения режима работы сигнал отсутствует, поэтому элемент И 27 разрешения на перезапись закрыт, а элемент И 26 блокировки тактового сигнала от5

элемент И 26 и устанавливает триггер 2.4 в единичное состояние через элементы И 4.4 и ИЛИ 17.3. В счетчике будет состояние 01000, соответствен- Q но на первом выходе сумматора первого разряда 7.1 появляется единичный сигнал, который через элементы И 11.2 и ИЛИ 6.3 дает разрешение на установку в единичное состояние триггера 2.3, т.е. счетчик по тактовому импульсу в соответствии с вышеописанным переходит в состояние 01100.

Аналогично получены все состояния счетчика.

В исходном состоянии при работе счетчика в режиме вычитания все триггеры находятся в нуле 00000, на шине 9 вычитания присутствует единичный сигнал, на шине 10 сложения сигнал 5 отсутс твует, соответственно на выходных шинах 16.5-16.1 снимается кодовая комбинация 11110. Причем на шины 16.5 и 16.4 единичные сигналы пос- ступают непосредственно с инверсных . Q выходов соответствующих триггеров 2.5, 2.4, на шины 16.3 и 16.2 единичные сигналы поступают с инверсных выходов соответствующих триггеров 2.3 и 2.2 через соответствующие элемене ты И 15.3 и И 15.2 (разрешение на прохождение сигналов поступает с вторых . выходов сумматоров 7.4 и 7.3 на инверсные входы элементов И 15.3 и И 15.2). Так как счетчик в нулевом

состоянии,, то на нулевом выходе сумматора 7.2 находится единичный сигнал,, который поступает на инверсный вход Э11емента И 15.1 и запрещает прохождение через него единичного сигнала с инверсного выхода триггера 2.1. В результате на шине 16.1 снимается нулевой сигнал. На нулевом выходе,сумматора 7.1 также имеется единичный сигнал, который проходит через элементы И 12.1 и ИЛИ 6.2 на вход элемента И 4.2. Так как с второго выхода сумматора 7.2 (через элемент И 14.2),выхода элемента И 13.2 и единичного выхода триггера 2,2 поступают нулевые сигналы на элемент ИЛИ 1.2, то элемент И 5.2 закрыт нулевым сигналом, а элемент И 4.2 открыт единичным сигналом с элемента НЕ 3.2, Тактовый сигнал с входной шины 8 через элемент И 26 устанавливае триггер 2.2 в единичное состояние 00010, на выходных шинах 16.5-16.1 - 11101, соответственно на первом выходе сумматора 7.1 появляется единичный сигнал, который через элементы И 12.2 и ИЛИ 6.1 дает разрешение на установку в единичное состояние триггера 2.1, т.е. счетчик по тактовому

импульсу в соответствии с вьппеописан- 30 левое состояние. Единичный сигнал с

ным переходит в состояние 00011, на выходных шинах 16,5-16.I - 11100.

Аналогично получены все состояни счетчика.

При переходе счетчика от одного режима работы к другому, на шину 25 импульсного сигнала переключения режима работы поступает единичный сигнал, который поступает на инверсный вход элемента И 26 и блокирует прох дение очередного тактового сигнала с шины 8 через элемент И 26, одновременно дает разрешение на прохождение STofo тактового сигнала через элемент И 27 на входы элементов И 22.1-22.4 и И 23.1-23.4 и открывает их для установки соответствующих триггеров 2.2-2.5 в нулевое или в единичное состояние в зависимости от предыдущего состояния счетчика. Например, если счетчик находится в состоянии 01100 и приходит сигнал переключения режима работы, то на выходе элемента И 19.1 будет нулевой сигнал, так как на второй вход этого элемента приходит нулевой сигнал с прямого выхода триггера 2.1. На выходе элемента И 20.1 также будет ну

левой сигнал, так как на прямой вход этого элемента поступает нулевой СИ1- нал с прямого выхода триггера 2.2. В результате единичный сигнал с инверсного выхода элемента ИЛИ 21.1 через элементы И 23,1 и ИЛИ 18.1 подтверждает нулевое состояние триггера 2.2. Нулевые сигналы с прямых, выходов триггеров 2,1 и 2.2 поступают на инверсные входы элемента И 20.2 и открьгеа- ют его, в результате единичный сигнал с прямого выхода триггера 2.3 проходит через элементы И 20.2, ИЛИ 21.2, И 22.2 и ИЛИ 17.2 и подтверждает единичное состояние триггера 2.3. Единичный сигнал с прямого выхода триггера 2.3 поступает на инверсный вход элемента И 20.3 и закрывает его, в результате на выходе этого элеменгта будет нулевой сигнал. На выходе элемента И 19.3 также будет нулевой сигнал, так как на первый вход этого элемента поступает нулевой сигнал с инверсного выхода триггера 2.4, в

результате единичный сигнал и с инверсного выхода элемента ИЛИ 21.3 поступает через элементы И 23.3 и ИЛИ 18.3 на вход установки в О триггера 2.4 и сбрасывает его в ну0 состояние,

прямого выхода триггера 2.4 проходит через элемент ИЛИ 24,3 на вто-. рой вход элемента И 19.4, на первый вход которого поступает единица с

5 инверсного выхода триггера 2.5, Б результате единичный сигнал с элемента И 19.4 через элементы ИЛИ 21.4, И 22.4, ИЛИ 17,4 поступает на триггер 2.5 и устанавливает его в единичное В счетчик записана кодовая комбинация 10100. До прихода следуюш;его тактового сигнала на входную шину 8 единичньй сигнал снимается с шины 25, закрывает элемент

5 И 27 и открывает элемент И 26. С приходом очередного тактового сигнала происходит обычный счет, начиная с кодовой комбинации 10100.

Аналогичным образом при переходе от одного режима работы к другому происходит преобразование остальных кодовых комбинаций и запись iix в счетчик.

0

40 состояние,

55 Формула изобретения

Счетчик импульсов, содержащий входсостояние,

ную шину, шины сложения и вычитания,

первую-И вторую группы, состоящие соответственно из К и элементов где К - контрольное число больше нуля, но не больше числа разрядов п, каждый из которых содержит триггер, первый, второй, третий, четвертый элементы И, элемент НЕ, первый элемент ИЛИ, сумматор и выходную шину, разряды с первого по К-й содержат второй элемент ИЛИ, разряды с первого по К-1-Й, если К п - К + 1, или по п - К-й, если К п - К +1, содержат пятый элемент И, в каждом разряде первая группа входов сумматора соединена с прямым и инверсным выходами триггера, вторая группа входов с выходами сумматора последующего разряда, первый вход второго элемента И соединен с входом, элемента НЕ, выход которого соединен с первым входом первого элемента И, вторые входы первого и второго элементов И каждого разряда,, начиная с К+1-ГО соединены с выходом второго элемента И предьщущего разряда в каждом разряде, выход первого элемента ИЛИ соединен с входом элемента НЕ, первый вход первого элемента ИЛИ соединен с прямым выходом триггера, второй и третий входы первого элемента ИЛИ соединены .соответственно с выходами третьего и четвертого элементов И, первые входы которых соединены соответственно с шинами сложения и вычитания, а вторые входы - с выходами сумматора соответствующими числам К и п-К+1, выходы первого и второго элементов И первого разряда соединены соответственно с входами установки в 1 и О триггера, в каждом из разрядов с второго по К-й, первый вход второго элемента ИЛИ и второй вход второго элемента И соединены с выходом второго элемента И предьщущего разряда, второй и третий входы первого элемента И соединены:соответственно с вторым входом второго элемента И первого разряда и с выходом второго элемента ИЛИ,, в первом разряде второй и третий входы первого элемента И соединены соответственно с вторым входом второго элемента И и с выходом второго элемента ИЛИ, первые входы элементов И первой группы соединены с щиной сложения, а первые входы элементов И второй группы соеднены с щиной вычитания, выходы сум0

5

0

матора первого разряда, соответствующие числам с нулевого по К-1-е, .соединены соответственно с вторьми входами с первого по К-й элементов И первой группы, выходы с первого по К-й элементов И которой соединены соответственно с вторыми входами вторых элементов ИЛИ разрядов с К-го по второй и первым входом второго элемента ИЛИ первого разряда, выходы сумматора первого разряда, соответствующие числам с нулевого по п-К-е, соединены соответственно с вторыми входами с первого по п-К+1-и элементов И второй группы, выходы с первого по П-К+1-Й элементов И которой соединены соответственно с третьими входами вторых элементов ИЛИ разрядов с п-К+ +1-ГО по второй и с вторым входом второго элемента ИЛИ первого разряда, в каждом разряде, первый вход пятого элемента И соединен с инверсным выходом триггера, выход соответст- 5 вующий числу n-K+l, каждого сумматора от К-го разряда по второй разряд и выходы, соответствующие числам от нулевого по n-K-1-e, каждого сумматора от п-К+1-го разряда по второй соединены с инверсными входами пятых элементов И всех младших разрядов, выходы которых и инверсные выходы триггеров старших разрядов являются выходами счетчика в режиме вычитания,, отличающийся тем, что, с целью расширения функциональных возможностей, в него введены шина импульсного сигнала переключения режима работы, элемент И блокировки тактового сигнала,элемент И разрешения на перезапись, а в разряды с второго по п-й введены шестой, седьмой, восьмой и девятый элементы И, третий, четвертый и пятый элементы ИЛИ, а в разряды с третьего по п-й введен шестой элемент ИЛИ, входная шина соединена с первыми входами элементов И блокировки тактового сигнала и разреще- ния на перезапись, шина импульсного сигнала переключения режима работы соединена с инверсным входом элемента И блокировки тактового сигнала и с вторым входом элемента И разрешения на перезапись, выход элемента И блокировки тактового сигнала соединен с вторым входом второго элемен- JTa И первого разряда в каждом разряде с второго по п-й выходы первого

0

5

0

5

0

и второго элементов М соединены соответственно с первыми входами третьего и четвертого элементов ИЛИ, выходы которых соединены соответственн с входами установки в 1 и в О триггера, инверсный и прямой выходы которого соединены соответственно с первыми входами шестого и седьмого элементов И, выходы которых соединены с входами пятого элемента ИЛИ, прямой и инверсный выходы которого соединены соответственно с первыми входами восьмого и девятого элементов И, выходы которых соединены соответственно с вторыми входами третье

го и четвертого элементов ИЛИ, вторые входы восьмого и девятого элементов И соединены с выходом элемента И разрешения на перезапись, в каждом из разрядов с третьего по п-й второй .вход шестого элемента И соединен с выходом шестого элемента ИЛИ, входы которого соединены с инверсными входами седьмого элемента И и с прямыми выходами триггеров предыдугдих разрядов, во втором разряде второй вход шестого элемента И соединен с инверсным входом седьмого элемента И и с прямым выходом триггера первого разряда.

3 ю

Изобретение относится к автоматике и вычислительной технике. Может быть использовано в устройствах дискретной обработки информации в качестве помехоустойчивых счетчиков, распределителей импульсов. Цель изобретения - расширение функциональных :возможностей.Устройство содержит в каждом разряде триггер, элементы И, элемент НЕ, элементы ИЛИ, сумматор. Для достижения поставленной цели в каждый разряд устройств введены элементы И и элемент ИЛИ. 1 ил.

Редактор Г. Гербер

Составитель В. Ранов Техред И.Попович

Заказ 3124/55 Тираж 901 . Подписное ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб,, д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Корректор Л. Бескид