Устройство приоритета Советский патент 1984 года по МПК G06F9/50 G06F9/48 

о: СА: Изобретение относится к вычислительной технике и может быть использовано в устройствах прерыванкн программ. Известно многоканальное устройство приоритета, содержащее элементы И и ИЛИ, элементы задержки и регистр 1. х Недостаток указанного устройства - невысокое быстродействие. Наиболее близким к предлагаемому по технической сущности и достигаемому результату является устройство приоритета, содержащее регистр индикации запросов, вспомогательный регистр, элементы И . и ИЛИ, причем единичный выход каждого раз,ряда регистра индикации запросов соединен через соответствующий элемент И с единичным входом соответствующего разряда вспомогательного регистра, единичный выход которого соединен с первым входом элемента ИЛИ данного разряда, второй вход которого соединен с выходом элемента ИЛИ предыдущего разряда, а выход - с нулевым входом разряда вспомогательного регистра 2. Недостаток известного устройства - невысокое быстродействие. Цель изобретения - повышение быстродействия устройства. Поставленная цель достигается тем, что в устройстве приоритета, содержащем два регистра, две группы элементов И, группу элементов ИЛИ, причем группа запросных входов устройства соединена с грулпой информационных входов первого регистра, группа входов сброса которого соединена с группой сигнальных входов устройства, разрядные выхдды первого регистра соединены с первыми входами соответствующих элементов И первой группы, выходы элементов И первой группы соединены с информационными входами второго регистра, разрядные выходы которого соединены с первыми входами элементов И второй группы, вторые входы KOTOpbix соединены с опросным входом устройства, выходы элементов И второй группы являются группой выходов устройства, тактовый вход устройства соединен с вторыми входами элементов И первой группы, вход сброса устройства соединен с входом сброса первого разряда второго регистра и с первым входом первого элемента ИЛИ группы, второй вход и выход которого соединены соответственно с выходом первого разряда второго регистра и с входом сброса второго разряда второго регистра, выход каждого разряда второго регистра, начиная со второго, соединен с соответствующим входом одноименного элемента ИЛИ группы, выход каждого i-ro элемента ИЛИ группы, начиная с второго, соединен с входом сброса (i + l)-ro разряда второго регистра, выход каждого i-ro разряда второго регистра соединен с соответствующим входом (i + 1)-го и последующих элементов ИЛИ группы, вход сброса устройства соединен с соответствующими входами всех элементов ИЛИ группы, начиная с второго. На чертеже представлена функциональная схема устройства. Устройство содержит регистр 1, группу элементов И 2, группу элементов ИЛИ 3, регистр 4, группу элементов И 5, группу запросных входов 6 устройства, группу сигнальных входов 7 устройства, тактовый вход 8 устройства, вход 9 сброса устройства, опросный вход 10 устройства. Устройство работает следующим образом. Сигналы запросов согласно их приоритетам фиксируются в соответствующих разрядах регистра 1. Время прихода заявок произвольно. По синхроимпульсу с входа 8 заявки, хранящиеся в регистре 1, переписываются через элементы И 2 в регистр 4, установленный в исходном состоянии в «О импульсом с входа 9, Поэтому в исходном положении на прямых выходах регистра 4 низкий уровень выходного сигнала. При установке любого разряда регистра 4 в единичное состояние сигнал высокого уровня с его прямого выхода устанавливает в нулевое состояние все остальные разряды с приоритетом более низким по отнощению к этому разряду. Установка в «О разрядов регистра 4 произойдет с задержкой, равной времени задержки элемента ИЛИ ЗГ. После этого может быть подан сигнал на вход 10, по которому запрос высщего приоритета поступает через элементы И 5 на выходы 11 устройства приоритета. Применение изобретения позволяет повысить быстродействие устройства.

УСТРОЙСТВО ПРИОРИТЕТА, содержащее два регистра, две группы элементов И, группу эле ментов ИЛИ, причем группа запросных входов устройства соединена с группой информационных входов первого регистра, группа входов сброса которого соединена с группой сигнальных входов устройства, разрядные выходы первого регистра соединеды с первыми входами собтветствующих элементов И первой группы, выходы элементов И первой группы соединены с информационными входами, второго регистра, разрядные выходы которого соединены с первыми входами элементов И второй/группы, вторые входы которых соединены с опросным входом устройства, выходы элементов И второй группы являются группой выходов устройства, тактовый вход устройства соединен с вторыми входами элементов И первой группы, вход сброса устройства соединен с входом сброса первого разряда второго регистра и с первым входом первого элемента ИЛИ группы, второй вход и выход которого соединены соответственно с выходом первого разряда второго регистра и с входом сброса второго разряда второго регистра, выход каждого разряда второго регистра, начиная с второго, соединен с соответствующим входом одноименного элемента ИЛИ группы, выход каждого i-ro элемента ИЛИ группы, начиная с второго, соединен с входом сброса (i-bl)-ro i разряда второго регистра, отличающееся (Л тем, что, с целью повыщения его быстродействия, выход каждого i-ro ра13ряда второго регистра соединен с соответствующим входом