Устройство для регистрации информации Советский патент 1984 года по МПК G06K15/14 

Р зобретенне предназначено для использования в информэги онно-измерительной технике и может быть использована для визуального исследования формы однократных и периодических сигналов и измерения их ггараметров.

Известно устройство для цифровой регистрации, содержащее аналого-дифровой преобразователь, блок памяти, дешифратор и матричную панель d Э.

Недостатком указанного устройства является низкая точность оденки амплитудных и временньж параметров исследуемых сигналов, так как измерения проводятся прямо на экране матричной панели, и на результаты измерений влияют субъективные факторы, свойственные оператору

Наиболее близким по технической сущности является цифровой регистратор, содержащий блок памяти, первый дешифратор, знаковый индикатор, второй дешифратор, графический индикатор, первый и второй счетчики, делитель частоты, одновибратор, пер вьй фазосдвигающий блок, первый элемент И, коммутатор, регистр, выходы которого соединены с входами знакового индикатора, входы группЕя регистра соединены с выходами коммутатора, 5зходы первой группы которого соединены с входами первого дешифратора и выходами блока памяти, входы группы яляются входами группы устройства, выходы первого дешифратора соединены со входами первой группы графическог индикатора, входы второй группы которого соединены с выходами второго дешифратора, входы которого соедй,нены с выходами первого счетчика, вход которого соединен с выходом (Первого элемента И, первым входом первого фазосдвигающего блока и вкодом блока памяти выход второго счетчика соеди1 ен с входом делителя частоты, входом регистра и входом одновибратора, вход второго счетчика соединен с выходом первого фазосдвигающего блока, второй вход которого соединен с выходом делителя частоты третий и четвертый входы первого фазосдвигающего блока являются соответственно первым и вторым входами устройства, второй вход первого элемента И является четвертьм входом устройства 23.

Недостатками даиюго цифрового регистратора являются невысокая икформационная емкость и точность оценки временных характеристик исследуемого процесса, ограниченные информационной возможностью матричной панели., так как считывание в цифровой форме амплитудных и временных характеристик возможно только в пределах информационной емкости матричной панели3 чем ограничена емкость памяти.

Цель изобретения - увеличение объема регистрируемой информации и повышение точности измерений временных параметров исследуемых процессов.

Поставленная цель достигается тем, что в цифровой регистратор, содержащий блок памяти, первьм дешифратор, знаковый индикатор, второй дешифратор, графический индикатор, первый и второй счетчики, делитель частоты, одновибратор, первый фазосдвигающий блок, первый элемент И, коммутатор, регистр, выходы которого соединены с входами знакового индикатора, входы группы регистра соединены с выходами коммутатора, входы первой группы которого соединены с входами первого дешифратора и выходами блока памяти, входы группы которого являются входами группы устройства, выходы первого дешифратора соединены со входами первой группы графического индикатора, входы второй группы которого соединены с выходами второго дешифратора, входы по- следнего соединены с выходами первого счетчика, вход которого соединен с выходом первого элемента И, выход второго счетчика соединен с входом делителя частоты, входом одновибратора и входом регистра, вход второго счетчика соединен с выходом первого фазосдвигающего блока, второй вход которого соединен с выходом делителя частоты, третий и четвертый входы первого фазосдвигающего блока являются соответственно первым и вторым входами устройства, дополнительно введены третий и четвертьм счетчики, второй фазосдвигающий блок, второй элемент И, триггер, первый вход которого соединен с выходом старшего разряда первого счетчика, второй вход триггера соединен с выходом третьего счетчика, вход которого соединен с выходом второго элемента Hj. вторым входом второго фазосдвигающего блока и первым входом первого элемента И, второй вход которого соединен с выходом триггера первый вход второго элемента И является третьим входом устройства, второй вход второго элемента И соединен с выходом одновибратора, вход блока памяти соединен с первым входом первого фазосдвигающего блока, выходом второго фазосдвигающего блока и входом четвертого счетчика, выходы которого соединены с входами второй группы коммутатора, выход делителя частоты соединен с первым входом второго фазосдвигающего блока, третий и четвертый входы которого являются соответственно четвертым и пятым входами устройства.

На чертеже показана блок-схема устройства для регистрации информации.

Устройство содержит знаковый индикатор 1, блок 2 памяти, первый дешифратор 3, графический индикатор 4, первый счетчик 5, второй дешифратор 6, четвертый счетчик 7, второй счетчик 8, третий счетчик 9, первый элемент 10 И, триггер 11, второй фазосдвигающий блок 12, делитель 13 частоты, первый фазосдвигающий блок 14, одновибратор 15, второй элемент 16 И, коммутатор 17, регистр 18.

Устройство работает следующим образом. .

Коды мгновенных значений входного сигнала с темпом выборки, заданным оператором, поступают в блок 2 памяти. По окончании записи, когда ся емкость блока 2 памяти заполнена кодами мгновенных значений исследуемого сигнала, коды со скоростью, определяемой быстродействием графического индикатора 4 (при использовании газоразрядной индикаторной панели скорость равна 5000 отсчетов/с), подаются через первый дешифратор 3 на графический индикатор 4, подключа тем самым соответствующую горизонтал ную шину графического индикатора 4 к одному полюсу источника питания. Развертка изображения по горизонтали на экране графического индикатора 4 осуществляется с помощью первого счетчика 5 и второго дешифратора 6, подсоединяющего последовательно друг за другом вертикальные шины графи.ческого индикатора 4, соответствующи

номеру выборки, с тем же темпом 5000 отсчетов/с ( f 5 кГц). В ре- зультате на экране графического индикатора 4 светящаяся точка, образовавшаяся в перекрестии горизонтальной и вертикальной шин, перемещается по экрану графического индикатора 4 в соответствии с формой входного сигнала.

Повышение точности измерения временных характеристик и информационной емкости устрйоства достигается увеличением емкости памяти блока 2 памяти по сравнению с информационной возможностью графического индикатора 4. При этом погрешность измерения абсциссы, определяемая дискретностью графического индикатора 4 определяется формулой

100

(S--Ю г

где f - емкость памяти блока 2 памяти, бит.

Код абсциссы, соответствующий точке сигнала, формируется на выходе четвертого счетчика 7. Таким образом, каждому положению точки сигнала соответствует код ординаты на выходе блока 2 памяти (У) и код абсциссы на выходе четвертого счетчика 7 (X).

Для измерения координат любой точки исследуемого сигнала формируется маркер-точка повышенной яркости свечения на экране графического индикатора 4, которая образуется за счет того, что развертка на несколько периодов частоты fo останавливается. Второй счетчик 8, третий счетчик 9, четвертый счетчик 7 и первый счетчик |5 переключаются с частотой синхронно и синфазно, однако поскольку емкость первого счетчика 5 (равная ( , т.е. количеству вертикальных шин графического индикатора 4) меньше емкости счетчиков 7,8 и. 9 (емкость их одинакова и равна N ), то после N периодов частоты fg вход пер-, вого счетчика 5 блокируется с помощью первого элемента И 10 и триггера 11. Следовательно, на экран графического индикатора 4 выводится лишь часть информации, записанной в блок 2 памяти. Для того, чтобы оператор имел возможность выставить маркер в нужной точке исследуемого сигнала, записанного в блок 2 памяти, необходимо смещение изображения с тем, чтобы любой участок записанного в блок 2 памяти сигнала можно было вывести на экран графического индикатора 4. Достигается это смещение с помощью второго фазосдвигающего блока 12, при этом рассинхронизируется работа первого счетчика 5 и третьего счетч ка 9 относительно второго счетчика и четвертого счетчика 7. При поступ лении на второй фазосдвигающий блок 12 сигнала Вправо и импульса с вы хода делителя 13 частоты этот второ фазосдвигающий блок 12 не пропускае один период частоты на второй счетчик 8 (через первый фазосдвигающий блок 14), четвертый счетчик 7 и бло 2 памяти. Таким образом, состояние первого счетчика 5 и третьего счетчика 9 опережает состояние второго счетчика 8 и четвертого счетчика 7 на одну единицу и изображение на экране графического индикатора 4, а также маркер смещаются на одну координату вправо. При поступлении на второй фазосдвигающий блок 12 сигнала Влево и импульса с выхода делителя 13 частоты второй фазосдви гающий блок 12 добавляет один, импульс в последовательность импульприходящих на сов частоты входы второго счетчика 8, четвертого счетчика 7 и блока 2 памяти, вызывая смещение изображения и маркера на одну координату влево на экране графического индикатора 4. Делитель 13 частоты служит для снижения скорости смещения изображения и маркера. Емкость второго счетчика 8 равна емкости третьего счетчика 9 ичетвертого счетчика 7, а также ем KocTfl блока 2 памяти, что создает возможность измерения в любой точке 376 исследуемого сигнала, записанного в блок 2 памяти. Формируется маркер с noMouj;b:o второго счетчика 8 и одновибратора 15. На выходе второго счетчика 8 формируется импульс, соответствующий одному его состоянию, например нулевому. Этот импульс запускает одновибратор 15, который вырабатывает импульс, запирающий второй элемент И 16 на несколько периодов частоты tj, . Если второй фазосдвигающий блок 12 осуществляет смещение изображения вместе с маркером, то первый фазосдБигающий блок 14 осуществляет смещение только маркера. Ввиду того, что емкость блока 2 памяти превышает емкость первого счетчика 5, возможно исчезновение маркера с экрана графического индикатора 4. В этом случае информацию о местоположении маркера на исследуемом сигнале несет знаковьй индикатор 1, указывая координату маркера. В зависимости от сигнала У или X, который подан на управляющие входы коммутатора 17, на входы группы регистра 18 поступает последовательность кодов, соответствующих ординате или абсциссе процесса. Импульс маркера, появившись на выходе второго счетчика 8, разрешает запись кода в регистр 18. Таким образом, на знаковом индикаторе 1 всегда высвечивается одна из координат маркера. Таким образом, преимуществами данного устройства являются возможность значительного увеличения информационной емкости устройства и значительное увеличение точности измерения временных параметров.

УСТРОЙСТВО ДЛЯ РЕГИСТРАЦИИ ИНФОРМАЦИИ, содержащее блок памяти, .(ещифратор, знаковый индикатор, второй дешифратор, графический индикатор, первый и второй счетчики, делитель частоты, одновибратор, первый фазосдвигающий блок, первый элемент И, коммутатор, регистр, выходы которого соединены с входами знакового индикатора, входы группы регистра соединены с выходами коммутатора, входы первой группы которого соединены с входами первого дешифратора и выходами блока памяти, входы группы которого являются входами группы устройства, выходы первого дешифратора соединены с входами первой группы графического индикатора, входы второй группы которого соединены с выходами второго дешифратора, входы последнего соединены с выходами первого счетчика, вход которого соединен с выходом первого элемента И, выход второго счетчика соединен с входом делителя частоты, входом одновибратора и входом регистра, вход второго-счетчика соединен с выходом первого фазосдвигающего блока, второй вход которого соединен с выходом - делителя частоты, третий и четвертый входы первого фазосдвигающего блока являются соответственно первым и вторым входами устройства, отличающееся тем, что, с целью увеличения объема регистрируемой информации, в него введены третий и четвертый счетчики, второй фазосдвигающий блок, второй элемент И, триггер, первый вход которого соединен с выходом старшего разряда первого i счетчика, второй вход триггера соединен с выходом третьего счетчика, вход которого соединен с выходом второго элемента И, вторым входом рторого фазосдвигающего блока и первым входом первого элемента И, второй вход которого соединен с выходом триггера, первьш вход второго элемено со ю та И является третьим входом устройства, второй вход второго элемента И соединен с выходом одновибратора, О вход блока памяти соединен с первым вхооэ дом первого фазосдвигающего блока,выходом второго фазосдвигающего блока и входом четвертого счетчика, выходы которого соединены с входами второй группы коммутатора, выход делителя частоты соединен с первым входом второго фазосдвигающего блока, третий и четвертый входы которого являются соответственно четвертым и пятым ;входами устройства.