Одноканальное устройство для управления @ -фазным преобразователем Советский патент 1984 года по МПК H02P13/16 

Изобретение относится к электротехнике, а именно к системам управле ния статическими преобразователями. По основному авт.св. № 775855 известно одноканальное устройство для управления -фазным преобразователем содержащее последовательно соединенные формирователь синхрс1лизирующих импульсов, блок фазовой автоподстройки частоты, генератор треугольного напряжения и блок сравнения, а также два логических ключа и два фазорасщепителя. Блок фазовой автоподстройки частоты содержит соединенные в кольцо фазовый детектор, преобразователь длительности импульсов в напряжение, управляемый генератор и делитель частоты, выполненньм в виде кольцевого регистра сдвига на 2 п триггерах (п 1,2,3,...). Каждый фазорасщепитель содержит два формирователя коротких импульсов, входы которых подключены к прямому и инверсному выходам логического ключа, элемент ИЛИ, счетчик импульсов и последовательньй регистр сдвига из (m-1)D -триггеров,тактовый вход которого соединен с выходом счетчика, информационньй вход подключен к прямому выходу логического ключа, а управляющие входы объединены со входами элемента ИЛИ и подключены к выходам формирователей коротких импульсов. Выход элемента ИЛИ соединен со входом установки счетчика импульсов, счетный вход которого подкл чен к выходу управляемого генератора Прямой выход блока сравнения подключен к тактовому входу первого логиче кого ключа, управляющие входы которо го соединены с выходами первого триг гера делителя частоты. Инверсный выход блока сравнения подключен к тактовому входу второго логического клю ча, управляющие входы которого соеди нены с выходами (п+1)-го триггера де лителя частоты .Q., Недостаток устройства - невысокая надежность, обусловленная отсутствие контроля правильности работы. Сбои в работе устройства, вызванные неисправностью его узлов или импульсными помехами приводят к искажению величи ны и формы выходного напряжения преобразователя, что недопустимо для ответственных потребителей. Целью изобретения является повышение надежности работы устройства путем контроля правильности его работы. Поставленная цель достигается тем, что одноканальное устройство для управления ш-фазным преобразователем снабжено блоком контроля, содержащим дваЗ)-триггера, два элемента ИСКЛЮЧАЩЕЕ ИЛИ и элемент И, входы которого подключены к выходу соответствующего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первьй вход каждого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с прямым выходом соответствующего15-триггера, второй вход - с выходом логического ключа, тактовый вход)-триггера соединен с выходом счетчика импульсов, а информационный вход его подключен к прямому выходу последнего) -триггера регистра сдвига. На фиг.1 представлена схема устройства для управления m-фазным преобразователем, гдЁ1т 6; на фиг.2 диаграммы, поясняющие работу устройства. Устройство содержит последовательно соединенные формирователь 1 синхронизирующих импульсов, блок 2 фазовой автоподстройки, содержащий соединенные в кольцо фазовый детектор 3, преобразователь 4 длительности импульсов в напряжение, управляемый генератор 5 и делитель частоты 6, выполненный в виде кольцевого регистра сдвига на 2ц триггерах ( 1,2,3,,..), формирователь треугольного напряжения 7 и элемент сравнения 8, а также два логических ключа 9 и 10, два фазорасщепителя 11 и 12. Тактовые входы логических ключей 9 и 10 подключены соответственно к прямому и инверсному выходам элемента сравнения 8,управляющие входы соединены с выходами 1-го и (vi + 1)-ro триггеров делителя частоты соответственно. Выходы логических ключей 9 и 10 подключены соответственно к фазорасщепителям 11 и 12, каждьй из которых содержит два формирователя коротких импульсов 13 и 14, элемент ИЛИ 15, последовательньй регистр сдвига 16, составленньй из (т-1) триггеров 17-21, и счетчик импульсов 22, выход которого подключен к тактовому входу регистра сдвига 16, тактовьй вход соединен с выходом управляемого генератора 5, а вход установки соединен с выходом элемента ИЛИ 15, один вход которого соединен со входом установки ц триггера

17 и подключен к выходу формирователя 14 коротких импульсов, а другой вход объединен со входом установки J триггера 17 и подключен к выходу формирователя 13 коротких импульсов, вход которого объединен с информационным входом регистра сдвига 16 и подключен к прямому выходу логического ключа, инверсный выход которого соединен с входом формирователя 14 коротких импульсов. Блок контроля 23 содержит33-триггеры 24 и 25, элементы ИСКЛЮЧАЩЕЕ ИЛИ 26 и 27 и элемент И 28,каждьй-вход которого соединен с выходом соответствующего элемента . ИСКЛЮЧАЮЩЕЕ ИЛИ, один вход элемента 26 подключен к выходу логического ключа 9, другой вход соединен с выходом Триггера 24, тактовый вход которого соединен с выходом счетчика импульсов 22 фазорасщепителя 11, информационный вход подключен к прямому выходу триггера 21 регистра сдвига 16 в фазорасщепителе 11. Аналогично одни входы элемента ИСКЛЮЧАЩЕЕ ИЛИ 27 подключены соответственно к выходу логического ключа 10, другой вход - к выходу)-триггера 25, тактовьй вход которого соединен с выходом счетчика импульсов 22 в фазорасщепителе 12, информационньй вход соединен с прямым выходом триггера 21 ре,гистра сдвига 16 в фазорасщепителе 12.

На фиг. 2 приняты следующие обозначения: 29 - импульсы на выходе формирователя 1 синхронизирующих импульсов; 30 - импульсы с выхода фазового детектора 3; 31 - напряжение на выходе преобразователя 4 длительности импульсов в напряжение; 32 импульсы на выходе управляемого генератора 5; 33 - импульсы на прямом выходе 1-го триггера; а 34 импульсы на прямом выходе (п+1)-го триггера делителя частоты 6; 35 напряжение на выходе генератора 7 треугольного напряжения,- Uu - управляющее напряжение; 36 - импульсы на прямом выходе элемента сравнения 8; 37 - импульсы на прямом выходе логического ключа 9; 38 - импульсы на выходе формирователя 13 коротких импульсов; 39 - импульсы на выходе формирователя 14 коротких импульсов; 40 - импульсы на выходе элемента ИЛИ 15; 41 - ш пульсы на выходе счетчика импульсов 22; 42 - импульсы на

прямом выходе первого D -триггера 17 последовательного регистра сдвига 16; 43 - импульсы на прямом выходе (tn-D-roD -триггера 21 последовательного регистра сдвига 16; 44 - импульсы на прямом выходеЮ-триггера 24; 45 - напряжение на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 26; 46 - импульсы на инверсном выходе элемента сравнения 8; 47 - импульсы на прямом выходе логического ключа 10; 48-50 - сигнал на выходах элементов фазорасщепителя 12, в том числе: ,48 - импульсы на прямом выходе первогоD-триггера 17 последовательного регистра сдвига 16 49 - импульсы на прямом выходе (Ь-1)го триггера 21 последовательного регистра сдвига 16; 50 - импульсы на прямом выходеD-триггера 25; 51 напряжение на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 27; 52 - напряжение на выходе элемента И 28.

Устройство работает следующим образом.

На выходе формирователя 1 с;:нхронизирующих импульсов формирук1тся прямоугольные импульсы 29 со скважностью два, которые поступают на блок 2 фазовой автоподстройки частот а точнее - на один иэ выходов фазового детектора 3, на другой вход которого поступают прямоугольные импульсы 33 -со скважностью два с прямого выхода первого триггера делителя частоты 6. На выходе фазового детектора 3 формируются импульсы 30, длительность которых прямо пропорционална рассогласованию по фазе между сигналами 29 и 33. При этом, если выходной сигнал 29 формирователя 1 . синхронизирующих импульсов опережает по фазе сигнал 33, поступающий с выхода делителя частоты 6, полярность выходных импульсов 30 фазового детектора 3 положительная (фиг.2), если же отстает, то отрицательная. На выходе преобразователя 4 длительности импульров в напряжение, подключенного к выходу фазового детектора 3, формируется дюстоянное напряжение 31, уровень которого прямо пропорционален длительности импульсов 30, т.е. рассогласованию по фазе между сигналами 29 и 33. Постоянное напряжение 31 поступает на вход управляемого генератора 5, которьй в установивишемся режиме генерирует импульсы 32 с частотой, превышающей частоту синхронизирующих импульсов 29 в цел число раз. К выходу управляемого ге нератора 5 подключен делитель часто ты 6 на 2 п триггерах, где 1г 1 ,2,3, охваченных перекрестными обратными связями. На прямом выходе первого триггера делителя частоты 6 формируются импульсы 33, на прямом выход (о+1)-roD -триггера формируются импульсы 34, сдвинутые относительно им пульсов 33 на 90 эл.град. Пусть по каким-либо причинам частота синхронизирующих импульсов 29 увеличилась Тогда возрастает длительность им пул ь сов 30 на выходе фазового детектора 3 и увеличится постоянное напряжение 31 на входе управляемого генератора 5. Это вызовет увеличение частоты управляемого генератора и фаза импульсов 33 и 34 на выходах делителя частоты 6 изменится так, что частоты сигналов 29, 33 и 34 будут вновь равны друг другу. Таким образом, с помощью блока 2 фазовой автоподстрой ки частоты осуществляется синхрониза ция устройства управления, а значит и преобразователя в целом от другого источника и формируется три последовательности импульсов: высокочастотные импульсы 32, частота которых строго в целое число раз превышает частоту синхронизирующих импульсов 29, и две последовательности импульсов 33 и 34, синхронных с последовательностью синхронизирующих импульсов 29 и сдвинутых относительно друг друга на 90 эл.град. Эти две последо вательности импульсов поступают на формирователь 7 развертывающего напряжения, на выходе которого формируется треугольное напряжение двойной частоты 35. На выходе элемента сравнения 8, подключенном к формирователю развертывающего напряжения, в момент равенства треугольного напряжения 35 с управляющим Uy формируются прямой и инверсный сигналы 36 и 46, которые поступают на тактовые входы логических ключей 9 и 10 dooTBeTCTBeHHO. На управляющие входы логического ключа 9 поступают прямой и инверсный сигналы с выхода первого триггера делителя частоты 6. Переключение логического ключа 9 происходитпри подаче на его тактовый вход сигнала логической 1, т.е. передний фронт импульсов 36 определяет фазу прямоугольных импульсов 37, формируемых логическим ключом 9. На управляющие входы логического ключа 10 поступают прямой и инверсный сигналы с выхода (и+1 )D-тригге|ра делителя частоты 6. Переключение логического ключа 10 происходит также при подаче на его тактовьй вход сигнала логической 1, так как передний фронт импульсов 46 определяет фазу прямоугольных импульсов 47, формируемых логическим ключом 10. Таким образом, на выходах логических ключей 9и 10 формируются две однородные последовательности прямоугольных импульсов 37 и 47, регулируемых по фазе. При изменении управляющего напряжения U у от О до амплитуды треугольного напряжения фаза выходных импульсов 37 логического ключа 9 изменяется на 90 эл.град. в сторону отставания, а фаза выходных импульсов 47 логического ключа 10 - на 90 эл.град. в сторону опережения относительно сигнала 29, снимаемого с выхода формирователя 1 синхронизирующих импульсов. К выходам логических ключей 9 и 10подключены соответственно фазорасщепители 11 и 12, формирующие Он-1)фазные последовательности управляющих импульсов. Оба фазорасщепителя построены по одной и той же схеме, поэтому принципы формирования (гп-1)фазной последовательности управляющих импульсов рассмотрим на примере фазорасщепителя 11, подключенного к выходам логического ключа 9. Пусть в результате предыдущих переходных процессов все триггеры регистра сдвига 16 находятся в нулевом состоянии, а сигнал 37 на прямом выходе логического ключа 9 принимает состояние 1. В этот момент на выходе формирователя 13 коротких импульсов возникает короткий импульс 38, который поступает на Установочный вход 5 триггера 17 последовательного регистра сдвига 16 и на вход элемента ИЛИ 15. С выхода элемента ИЛИ 15 импульс 40 поступает на вход установки | счетчика импульсов 22 и переводит его в состояние О. Поскольку время срабатывания счетчика имеет конечную длительность, то возможна ситуация, когда 1 с выхода счетчика 22 сразу после перек-. лючения логического ключа 9 поступает на тактовьй вход С триггера 17 и происходит его ложное срабатывание. Посылкой короткого импульса 38 на установочный вход 5 триггера 17 ложные срабатывания исключаются. На счетный вход счетчика 22 непрерыв но поступают, высокочастотные импульсы 32 с выхода управляемого генератора 5. При заполнении счетчика на тактовые входы С всех триггеров регистра сдвига 16 поступают импульсы 41, Но переключается при этом тол ко триггер 17 (сигнал 42 на фиг.2), так как только на его информационном входе D сигнал изменился с О на 1. Затем счетчик возвращается в нулевое состояние, вновь заполняется |при этом переключается следующий триггер 18 регистра сдвига, далее процессы протекают аналогично. За полпериода частоты синхронизирующего напряжения 29 счетчик 22 успевает заполниться Й1 раз. При этом переключаются все триггеры регистра сдвига, так что сдвиг по фазе между выходным импульсами двух соседних триггеров регистра сдвига, а также между импульсами с выходов логического ключа 9 и триггера 17 составляет 180/отэл. град. Чем выше частота управляемого генератора, тем больше емкость счетч ка и тем точнее выдерживается требуе мьш фазовый сдвиг, т.е. тем вьше сим метрия управляющих импульсов. При пе реключении логического ключа 9 в нулевое состояние формируется короткий импульс 39 на выходе формирователя 14 коротких импульсов, который, поступая на установочный вход R т.риг гера 17 младшего разряда регистра сдвига, удерживает его в единичном состоянии до тех пор, пока импульс 40 с выхода элемента ИЛИ 15 не подго товит счетчик импульсов 22 к приему импульсов от управляемого генератора 5. При заполнении счетчика на его выходе формируется сигнал 1 и триг гер 17 переводится в нулевое состояние. Послеm-го заполнения счетчика переключится триггер старшего разряда 21, формируя т-.ю последовательность однофазных импульсов 43 (для определенности взято m 6 и сдвиг по фазе между двумя соседними однофазными последовательностями импульсов составляет 30 эл.град.). На выходе D -триггера 24 в блоке контроля 23 формируется (|т7+1)-я последователь ность импульсов 44, сдвинутая на 180 эл.град. относительно первой последовательности импульсов 37 с выхода логического ключа 9. Таким образом, при нормальной работе устройства сигналы 37 и 44, поступающие на входы элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 26, находятся в противофазе и на его выходе практически постоянно присутствует уровень логической 1. Только в момент изменения сигнала 37 на выходе логического ключа 9, сигнал 45 на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 26 кратковременно может принять значение логического О вследствие конечного времени переключения элементов схемы и ошибки за счет дискретизации. Аналогично с помощью логического ключа 10 и фазорасщепителя 12 формируется втораяш-фазная последовательность управляющих импульсов, а на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 27 формируется сигнал 51. Сигналы 45 и 51 с выходов элементов ИСКЛЮЧАЮЩЕЕ ти 26 и 27 поступают на входе элемента И 28, к выходу которого подключен конденсатор С, который устраняет кратковременные изменения сигнала на выходе элемента И 28, вызванные конечным временем переключения элементов схемы и ошибкой за счет дискретизации. Таким образом, при нормальной работе устройства сигнал 52 на выходе элемента И 28 будет иметь значение логической 1. В случае поступления импульсной помехи на тактовьй вход регистра сдвига 16 в фазорасщепителе 11 (сигнал . 41), например, в момент времени i триггер 21 переключится импульсом помехи, а следующий тактовый импульс переключит D -триггер 24 в блоке контроля. В результате сигнал 37 на выходе логического ключа 9 и сигнал 44 на выходе)-триггера 24 становится одинаковым, а на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 26 появится уровень логического О (сигнал 45), что,в свою очередь, вызывает появление логического О на выходе элемента И 28 (сигнал 52). В случае неисправности элементов фазорасщепителя (например, счетчика 22 или одного из триггеров регистра сдвига 16 в фазорасщепителя 12 в момент времени i) после переключения логического ключа 10 сигнал 47 на его выходе изменится, а сигнал 50 на вы9 . 10 ходеJ)-триггера 25 в блоке контроля останется прежним. В результате на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 27 появится уровень логического О (сигнал 51), что приводит к появлению логического О на выходе элемента И 28 (сигнал 52).. Неисправность логического ключа (например, логического ключа 9) приводит к тому, что после возникновения неисправности (момент времени lij) он не переключается и на его.выходе постоянно поддерживается уровень логического О (сигнал 37). В то же время триггеры регистра сдвига в фазорасщепителе 11 продолжают переключать ся до тех пор, пока все они не установятся в нулевое состояние. Следу щий тактовый импульс вызовет переключениеЗЗ) -триггера 24 в блоке контроля 20 1 и на его выходе появится сигнал 44 логического О. В результате, на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЖ 26 появится уровень логического О (сигнал 45), что приводит к появлению логического О, на выходе элемента И 28 (сигнал 52). Таким образом, сбой или неисправность устройства приводит к появлению уровня логического О на выходе элемента И 28 в блоке контроля. Введение в устройство для управления) -фазным преобразователем блока контроля позволяет осуществлять постоянный контроль за правильностью работы устройства и своевременно обнаруживать практически любую неисправность или с.бой. Благодаря этому существенно, повышается надежность устройства управления.

ОДНОКАНАЛЬНОЕ УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ fn -ФАЗНЫМ ПРЕОБРАЗОВАТЕЛЕМ по авт.св. № 775855, отличающееся тем, что, с. целью повышения надежности, оно снабжено блоком контроля, содержащим два D - триггера, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и элемент И, входы которого подключены к выходу соответствующего элементна ИСКЛЮЧАЮЩЕЕ ИЛИ, первый вход каждого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен С. прямым выходом соответствующегоD триггера, второй вход - с выходом логического ключа, тактовьй вход)-триггера соединен с выходом счетчика импульсов, а информационный вход подS ключен к прямому выходу последнего D-триггера регистра сдвига. (П У1 :o