Устройство для преобразования информации в видеосигнал Советский патент 1984 года по МПК G06F3/153 G09G1/16 

Изобретение относится к автоматике и вычислительной технике, а именно к устройствам отображения информации с растровой разверткой, и может найти широкое применение в системах обработки текстовой информации , АСУТЦ- и других системах, где требуется обеспечить широкий диапазон изменений конфигурации сим волов . Известно устройство для формирования видеосигнала, содержащее сдвигакнций регистр для преобразования параллельного кода в последовательный, сдвигаюпр1Й регистр для приема информации из внешнего блока оперативной памяти (БОПУ, память генератора символов с блоком записи и дешифраторами и схему управления , обеспечивающее возможность перезаписи памяти генератора символов в процессе работы без изменения структуры устройства. В процессе работы коды символов, составляющих изображение, поступают из внешнего БОП на адресный вход памяти генератора символов. Одновременн на другие разряды адресного входа поступает из схемы управления код номера строки развертки символа. На выходе БОП получается код развер ки символа, преобразуемый в сдвигаю щем регистре в последовательный код для управления видеоусилителем tl. Однако из-за наличия двух запоминающих устройств, а именно памяти генератора символов с постоянно запрограммированным ограниченным набором отображае1 1х знаков и внешнего БОП для хранения кодов символо существенно ограничиваются функциональные возможности устройства. Кроме того, отсутствие в устройстве блока регулируемой задержки (БРЗ) н обеспечивает возможность оперативного изменения задержки элементов строк развертки символов, что затрудняет или делает невозможным реализацию таких режимов отображени символов как бегущая строка, выде ления части текста за счет наклона символов и изменения межсимвольного расстояния. Наиболее близким к изобретению п технической сущности является устро ство для преобразования информации в видеосигнал, содержащее блок управления и синхронизации, коммута тор ; блок оперативной памяти, связанные с блоком управления и синхронизации две группы элементов И, первые входы которых подключены к выходам блока оперативной памяти, а вторые входы - к блоку управления и синхронизации, при этом выходы первой группы элементов И связаны с входами сдвигающе1:о регистра, управляющий вход которого Подключен к блоку управления и синхронизации, а выходы второй группы элементов И связаны с вторыми входами коммутатора, формирователь видеосигнала, управляющий вход которого подключен к блоку управления и синхронизации С 21. Недостатком данного, устройства является невозможность оперативной установки и изменения задержки элементов слов разложения фрагментов, что затрудняет или делает невозможным реализацию таких режимов отображения символов, как бегущая строка, выделения части текс- та за счет наклона символов и изменения межсимвольного расстояния. Цель изобретения - расширение области применения устройства за счет обеспечения возможности организации динамического режима отображения информации и выделения символов путем сдвига элементов разложения и оперативного изменения способа вьщеления символов путем изменения величи.ны задержки- слов разложения символов. Поставленная цель достигается тем, что в устройство для преобразования информации в видеосигнал, содержащее блок управления и синхронизации, выходы группы которого соединены с входами первой группы коммутатора, входы второй группы которого являются адресными входами устройства, входы третьей группы коммутатора соединены с выходами одного из блоков элементов И, первый выход блока управления и синхронизации соединен с входами коммутатора и блока оперативной памяти, в-ходы первой группы которого соединены с выходами коммутатора, входы второй группы являются информационными входами устройства, выходы блока оперативной памяти соединены соответственно с входами группы блоков элементов И, входы которых подключены к второму выходу блока управления и синхронизации.

выходы другого блока элементов И соединены с входами группы первого сдвигающего регистра, управляющий вход которого соединен с третьим выходом блока управления и синхронизации, четвертый выход которого подключен к управляющему входу формирователя видеосигнала, выход которого является выходом устройства, введен блок регулируемой задержки, информационный вход которого соединеНуС выходом первого сдвигающего регистра, управляющий вход соединен с третьим выходом блока управления и синхронизации, управляющие входы группы соединены с выходами другого блока элементов И, а выход соединен с информационным входом формирователя видеосигнала.

Блок регулируемой задержки содержит последовательно соединенные второй сдвигающий регистр, входы которого являются соответственно информационным и управляющим входами блока, и мультиплексор, выход которого является выходом блока, входы другой группы которого соединены с выходами узла памяти, входы группы которого являются управляющими входами группы блока, а вход его является управляющим входом блока.

На чертеже представлена функциональная схема устройства.

Устройство содержит блок 1 управления и синхронизации, коммутатор 2, входы 3 первой группы которого соединены с выходами группы блока 1, блок 4 оперативной памяти, блоки 5 и 6 элементов И, выходы блока 6 соединены с входами 7 третьей группы коммутатора 2, входы 8 второй группы которого являются адреср 1ми входами устройству, входы 9 второй группы блока 4 являются информационными входами устройства, шлход 10 блока 1 соединен с входами блоков 4 и 5, выходы блока 5 соединены с входами 11 группы первого сдвигающего регистра 12, выход 1 которого соединен с информационным входом 14 блока 15 регулируемой задержки, выход 16 блока I соединен с входами регистра 12 и блока 15, выход которого соединен с формирователем 17 видеосигнала, выход которого является выходом 18 устройства.

, Блок 15 регулируемой задержки содержит последовательно соединенные второй сдвигаюи(ий регистр 19, мультигшексор 20 и узел 21 памяти входы 22 группы которого являются управляюнщми входами группы блока.

Блок 15 регулируемой задержки обеспечивает возможность программирования установки и изменения задержки элементов слов разложения фрагментов, что позволяет осуществлять режимы вывода символов с различным наклоном и изменять межсимвольр 1е расстояния, а также осуществлять режим бегущей строки. Устройство работает следующим образом.

Ячейки памяти блока 4 условно разделены на две зоны. В первой зоне хранятся коды графических символов (фрагментов,), а во второй коды слов разложения фрагментов, т.е. графические образцы самих символов, представленные в виде прямоугольной матрицы фиксированных размеров, например бит. Рабочий цикл блока 4 состоит из двух тактов, которые определяются сигналом управления, поступающим с выхода блока I. В первом такте по сигналу управления входы 3 соединяются с выходами коммутатора 2 из первой зоны памяти считывается код отображаемого символа, который с выхода блока 4 поступает на входы 7 третьей группы коммутатора 2 через блок 6 элементов И, формируя совместно с сигналами, поступающими от блока 1 на входы 3 первой группы адрес слова разложения данного символа. Во втором такте по сигналу управления с выходом коммутатора 2 соединяются входы 7 и часть входов первой и третьей групцы и по адресу слова разложения символа считываетс информация построчного разложения символа, которая через блок 5 элементов И записывает в сдвигающий регистр 12 ив элементы памяти узла 21 памяти таким образом, что большая часть разрядов записывается в сдвигающий регистр 1.2 и используется для поточного представления элементов строки разложения символа, остальная часть - в элементы пати, у зла 21 для реализации задержки элементов разложения символа относительно начапа матрицы. При этом распределение разрядов слов разложения фрагментов осуществляется исходя из следующих соотношений: 1ЛПл -П.а .ТОГЬА где .п - общее число разрядов слов п число разрядов, записывае вJx в сдвигакяций регистр . число разрядов, загшсывае ых в .элементы памяти узла 2. Так, например, для Матрицы , , Ну 5, т.е. для графического представления символа отводит ся часть матрицы размером 5У8 элементов, а остальная часть Зч8 для управления задержками элементов строк. Соотношение этих частей определяющее степень использования матрицы под г &фйку, составляет в этом случае 40 : 64 0,625, а для матрицы.16 16 (, , : 256 0,75. С блока 1 на управляюище взсоды сдвигаюЦЦ1Х регистров 12 и 19 поступают сигналы записи и тактовая частота. С блока I также поступает тактовая частота на управляющие входы блоков 5 и 6 элементов И и элементов памяти узла 21. При необходимости запис ать в блок 4 информацию, на входы 8 второй группы коммутатора .поступает адрес ячейки памяти, а на входа 9 - записываемые даннь1ё, при этом с блока 1 на управлягаций вход блока 4 поступает сигнал записи , и к выходу коммутатора 2 сигнал коммутации входов 9. Для устранения миганий на экране обращение к блоку 4 целесообразно проводить в моменты гашения по строкам и кадрам. Полный видеосигнал н выходе 18 устройства образуется . из информационного сигнала, поступающего на вход формирователя 17, и сигналов гашения по строкам, гашения по кадрам, синхронизирующего строчного и синхронизирующего кадр вого, поступаюпрм с блока I. ,Блок 15 работает следующим обра зом. Информация с выхода 13 сдвигающего регистра 12 в виде последовательного сигнала поступает на вход сдвигающего регистра19, параллель ные выходы которого соединены с вх дами мультиппексора 20. Управляющие разряды слон разложения символов поступают с выходов блока 5 эл ментов И на информационные входы 16 элементов памяти узла 21 и запоми наются там в те же моменты времени что.и информация на выходе регистра 12. Выходы элементов памяти узла 21, подключенные к управляющим входам мультиплексора 20, выбирают нужный ВЫХОДсдвигающего регистра 19, который коммутируется на вход формирователя 17 и видеосигнала, реализуя таким образом управляемую задержку. Управляющий вход 16 сдвиганнцего . регистра 19 является управляющим входом блока 15. Управляющий вход э,лемента памяти узла 21 подключен к управляющему входу 16 сдвигающего регистра 19. Поскольку управление задержкой осуществляется лишь после полного вывода слова разложения символа из сдвигакицего регистра 12, часть разрядов которого использовалась для управления задержкой, следовательно, реализация задержки слов разложения данного символа возможна лшпь управляющими разрядами, входящиг в со-, став слов разложения следующего символа. Значит для управления задержкой элементов данного символа коды, хранящие значения задержки этого символа, должны быть записаны в матрицу следающего символа. Таким образом, предлагаемое устройство позволяет использовать одну и ту же оперативную память дпя хранения кодов символов, графических образцов символов и информации о величине смещения кодов графических образцов отображаемых символов. С этой памятью можно проводить обычные операции записи-считывания, что позволяет оперативно менять параметры отображаемого текста, т.е. осуществлять формирование произвольных Графических образцов , символов, обеспечивая вьщеление отдельных символов или их группы путем наклона либо путем произвольной деформации строк разложения символа, при этом не требуется иметь в составе знакогенератора кодов графического разложения всех вариантов деформированного символа, что в значительной мере способствует сокращению объема памяти по сравнению с известными устройствами; .выделение отдельных символов или их групп с помощью программно-изменяемых межсимвольных промежутков; организацию динамического отображения текста в режиме бегущей строки, плавно смещаемой группы строк и т.д.

Все это существенно расширяет функциональные возможности и область применения дисплеев, построенных на базе предлагаемого устройства, позволяет Организовать их эффективное программное обеспечение .

1. УСТРОЙСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ ИНФОРМАЦИИ .В ВИДЕОСИГНАЛ, содержащее блок управления и синх- ронизации, выходы группы которого соединены с входами первой группы коммутатора, входы второй группы которого являются адресными входами устройства, входы третьей группы коммутатора соединены с выходами одного из блоков элементов И, первый выход блока управления и синхронизации соеданен с входами коммутатора и блока оперативной памяти, входы первой группы которого соединены с выходами коммутатора, входы второй группы являются информационными входами устройства, выходы блока оперативной памяти соединены соответственно с входами группы блоков элементов И, входы которых подключены к второму выходу блока управления и синхронизации, выходы друг гого блока элементов И соединены с входами группы первого сдвигающего регистра, управляющий вход которого соединен с третьим выходом блока управления и синхронизации, четвертый выход которого подключен к управляющему входу формирователя . видеосигнала, выход которого является выходом устройства, о т л и14 а ю щ е е с я тем, что, с целью расширения области применения jrerli ройства за счет обеспечения ВОЗРЙЮЖности организации динамического jteжима отображения информации и выделения символов путем сдвига элементов разложения и оперативного изменения способа выделения символов путем изменения величины задержки слов-разложения символов, оно содержит блок регулируемой задерж(Л ки, информационный вход которого соединен с выходом первого сдвигающего регистра, управляющий вход согединен с третьим выходом блока § управления и синхронизации, управляющие входы группы соединены с выходами другого блока элементов И, а выход соединен с информационным входом формирователя видеосигнала. 2. Устройство по п. 1, о т л и ел чающееся тем, что блок регулируемой задержки содержит последовательно соединенные второй сдвигающий регистр, входы которого являются соответственно иг1формационным и управляющим входами блока, и мультиплексор, выход которого является выходом блока, входы другой группы которого соединены с выходами узла памяти, входы группы которого являются управляющими входами группы блока, а вход его является управляющим входом блока.