Частотный детектор Советский патент 1984 года по МПК H03D3/02 

I Изобретение относится к радиотех нике и может быть использовано для поочередного контроля работы радиопередатчиков, работающих в широком частотном диапазоне без предварител ной перед контролем подстройки часто ного детектора, а также в приемниках и других устройствах. Известен частотный детектор, содержащий первый и второй сумматоры, первые входы которых подключены к источнику входного сигнала через линию задержки, а вторые - через фазовращатели, при этом выходы обоих сумматоров соединены через регулируе мые усилители и амплитудные детектор с входами схемы вычитания и входами третьего сумматора, выход которого соединен с управляющими входами регулируемых усилителей U1. Известный частотный детектор имеет детекторную характеристику с боль шим числом периодически чередующихся линейных и нелинейных участков детек торной характеристики. Наличие периодически повторяющихся линейных участков позволяет использовать этот частотньй детектор для детектирования ЧМ-сигналов в широком диапазоне входных частот. Однако для неискаженного детектирования необходима предварительная подстройка детектора таким образом, чтобы спектр входного сигнала находился на линейном участке детектор ной характеристики (например, изменением параметров линии задержки), что усложняет управление устройством так как необходимы дополнительные органы управления и индикации настройки. Кроме того, возможна ложная настройка на нелинейные участки детектор ной характеристики, что приводит к появлению значительных искажений выходного сигнала. Наиболее близким по технической сущности к предлагаемому является частотный детектор, содержащий после довательно соединенные линию задержки, первый сумматор, первый амплитудный детектор и блок вычитани выход которого является выходом частотного детектора, а также последоBal-enbHO соединенные фазовращатель, второй сумматор и второй амплитудный детектор, выход которого подключен к другому входу блока вычитания, при 9 этом вход линии задержки является входом частотногодетектора и соединен с другим входом первого сумматора и с входом фазовращателя, а второй вход второго сумматора подключен к выходам линии задержки t2. Недостатком известного устройства имеющего большое количество периодически повторяющихся линейных участков детекторной характеристики треугольной формы, являются повьш1енные нелинейные, искажения сигнала вблизи вершин экстремальных точек детекторных характеристик, что не позволяет осуществлять автоматический контроль радиопередатчиков с произвольной (неизвестной) несущей частотой. Цель изобретения - повьш1ение точности детектирования при изменении несущей частоты сигнала и расширении рабочего диапазона частот. Поставленная цель достигается тем, что в частотный детектор, содержащий последовательно соединенные линию задержки, первый сумматор, первый амплитудный детектор и-первый блок вычитания, а также последовательно соединенные первый фазовращатель, второй сумматор и второй амплитудный детектор, выход которого подключен к другому входу блока вычитания, при этом вход линии задержки является входом частотного детектора и соединен с другим входом первого сумматора и с входом первого фазовращателя, а второй вход второго сумматора подключен к выходу линии задержки, введены последовательно соединенные первый инвертор, первый . коммутатор и второй коммутатор, выход которого является выходом частотного детектора, другой вход первого коммутатора подключен к выходу первого блока вычитания и к входу первого инвертора, последовательно соединенные второй фазовращатель, третий сумматор, третий амплитудный детектор, второй блок вычитания, второй инвертор и третий коммутатор, другой вхОд которого подключен к выходу второго блока вычитания, а выход - к другому входу второго коммутатора, последовательно соединенные третий фазовращатель, четвертый сумматор, четвертый амплитудный етектор, выход которого подключен к другому входу второго блока вычитаия, при этом входы второго и третьего фазовращателей соединены с входо частотного детектора, другие входы третьего и четвертого сумматоров подключены к выходу линии задержки, а также компаратор, выход которого соединен с входом управления второго коммутатора, а между его входами и выходами первого и второг блоков вычитания соответственно включены последовательно соединенные первый фильтр нижних частот и п вый детектор абсолютной величины сигнала и второй фильтр нижних частот и второй детектор абсолютной вeличиньf сигнала, при этом между выходами первого и второго фильтр.ов нижних частот и входами управления третьего и первого коммутаторов включены соответственно первый и вт рой пороговые элементы. На фиг.1 приведена структурная электрическая схема частотного детектора; на фиг.2 - диаграммы его работы. iacToTHbM детектор содержит первый-четвертый сумматоры 1-4, первый-третий фазовращатели 5-7, линию задержки (ЛЗ) 8, первый -четвертый амплитудные детекторы 9-12, первый и второй блоки 13 и 14 вычитания, первьй-третий коммутаторы 15-17, первый и второй инверто ры 18 и 19, первьй и второй фильтры нижних частот (ФНЧ) 20 и 21, первьй и второй пороговые элементы 22 и 23, первьй и второй детекторы 24 и 25 абсолютной величины сигнала и компаратор 26. Устройство работает следующим образом. Входной частотно-модулированный сигнал поступает на два широкополос ных частотных детектора, первьй из которых состоит из первого и второг сумматоров 1 и 2, линий задержки 8, первого фазовращателя 5, вносящего фазовьй сдвиг 180°, первого и второ го амплитудных детекторов 9 и 10, первого блока вычитания 13, а второй - из третьего и четвертого сумматоров 3 и 4, линии задержки 8, вт рого и третьего фазовращателей 6 и 7, вносящих фазовый сдвиг 90° и 270° соответственно, третьего и чет амплитудных детекторов 11 и 12 и второго блока вычитания 14. Первьй широкополосньй частотньй детектор имеет периодическую детекторную характеристику (фиг.2а, кривая 1), состоящую из периодически повторяющихся линейных участков с положительНой и отрицательной крутизной . Второй частотньй детектор имеет аналогичную частотную характеристику (фиг.2а, кривая 2), но сдвинутую относительно первой таким образом, что экстремумы первой кривой соответствуют центрам линейных участков второй кривой (это достигается тем, что на первые входы третьего и четвертого сумматоров 3 и 4 входной сигнал поступает с дополнительным по сравнению с первым и вторым сумматорами 1 и 2 фазовым сдвигом в 90, который вносят второй и третий фазовращатели б и 7). Из фиг.2а видно, что при любом значении несущей частоты вхддного ЧМ-сигнала .(при условии, что девиация частоты много меньше ширины линейного участка детекторной характеристики). Она j попадает на линейный участок детекторной характеристики либо первого, либо второго широкополосных частотных детекторов. Выбор соответствующего выходного сигнала и его инвертирование в случае, если несущая частота входного сигнала попала на линейньй участок с обратной по знаку крутизной, осу- . ществляется следующим образом. С помощью первого 20 и второго ФНЧ 21 полоса пропускания которых много меньше частоты модуляции вход- , ного сигнала, вьделяется постоянная составляющая сигнала на выходе первого 13 и второго 14 блоков вычитания соответственно, которая поступает на входы первого 22 и второго 23 пороговых элементов соответственно. Сравнение выходного сигнала первого порогового элемента 22 (фиг.2в) с выходным сигналом первого блока вычитания 13 (фиг.2а, кривая 1) показывает, что 1 на выходе первого порогового элемента 22 соответствует линейному участку с положительной крутизной детекторной характеристики, а О - с отрицательной крутизной. Сигнал с выхода первого порогового элемента 22 поступает на управляющий вход третьего коммутатора 17 таким образом, что при наличии О на выходе первого порогового элемента 22 на выход третьего коммутатора 17 $ 11 поступает сигнал с выхода второго блока вычитания 14, а при 1 сигнал с выхода второго блока 14 через второй инвертор 19 (фиг.2г). Таким образом, зависимость напря жения от частоты входного сигнала н& выходе третьего коммутатора 17 состоит из периодически повторяющихся линейных участков с одинаковой по знаку крутизной. Аналогично выходное напряже1Л1е с выхода второго порогового элемент 23 (фиг.2б) поступает на управляющий вход первого коммутатора 15, на первый вход которого поступает через первый инвертор 18 напряжение с выхода первого блока вычитания 13, а на второй вход - непосредственно с выхода первого блока вычитания 13. Зависимость выходного напряжения первого коммутатора 15 от частоты входного сигнала (фиг.2д) состоит из периодически повторяющихся линейных участков с одинаковой крутизной. Детекторы абсолютной величины сигнала 24 и 25 осуществляют выпрямл ние сигнала на выходе первого 20 и второго 21 ФНЧ соответственно (фиг.2е, кривые 1 и 2). Напряжения с выхода детекторов абсолютной величины сигнала 24 и 25 поступают не входы компаратора 26, напряжение на выходе которого (фиг.2ж) имеет значение О, если напряжение на выходе детектора 24 меньше напряжения на выходе детектора 25,и значе ние 1 в про.тивном случае. Это напряжение используется в качестве управлякмцего напряжения для второго коммутатора 16, на выход-которого поступает либо напряжение с выхода первого коммутатора 15, либо с выхода третьего коммутатора 17, т.е. с того коммутатора, на выходе которого значение модуля постоянной составляющей напряжения имеет меньшее значение, так как меньшее значение модуля постоянной составляющей означает и более высокую линейность детектирования. На фиг.2з приведена зависимость напряжения на выходе второго коммутатора 16 от значения несущей частоты входного сигнала - результирующая детекторная характеристика, предлагаемого устройства. Детекторная характеристика предлагаемого устройства состоит из периодически повторяющихся линейных участков с одинаковой крутизной и Щ1Я любого значения несущей частоты-входного ЧМ-сигнала осуществляется его линейное детектирование. В случае изменения значения несущей частоты входного ЧМ-сигнала , происходит скачкообразный переход с одного линейного участка детекторной характеристики на другой с сохранением крутизны детектирования.

ЧАСТОТНЫЙ ДЕТЕКТОР, содержащий последовательно соединенные линию задержки, первый сумматор, первый амплитудный детектор и первый блок вычитания, а также последовательно соединенные первый фазовращатель, второй сумматор и второй амплитудный детектор, выход которого подключен к другому входу блока вычитания, при этом вход линии задержки является входом частотного детектора и соединен с Другим входом первого сумматора и с входом первого фазовращателя, а второй вход второго сумматора подключен к выходу линии задержки, отличающийся тем, что, с целью повышения точности де тектирования при изменении несущей частоты сигнала и расширении рабочего диапазона частот.введены последовательно соединенные первый инвертор, первый коммутатор и второй коммутатор, выход которого, является выходом частотного детектора, другой вход первого коммутатора подключен к выходу первого блока вычитания и к входу первого инвертора, последовательно соединенные второй фазовращатель третий сумма:тор, третий амплитудный детектор, второй блок вычитания, второй инвертор и третий коммутатор, другой вход которого подключен к выходу второго блока вычитания, а выход - к другому входу второго коммутатора, последовательно соединенные третий фазовращатель, четвертый сумматор, четвертый амплитудный детектор, выход которого подключен к другому Входу второго блока вычитания, при этом входы второго и третьего фазовращателей соединены с входом (Л частотного детектора, другие входы третьего и четвертого сумматоров подключены к вькоду линии задержки, Si а также компаратор, выход которого е соединен с входом управления второго коммутатора, а между его входами и выходами первого и второго блоков вычитания соответственно включены последовательно соединенные первый фильтр нижних частот и первьй детекS5 f тор абсолютной величины сигнала и второй фильтр нижних частот и второй детектор абсолютной величины сигнала, при этом между выходами первого и второго фильтров нижних частот и входами управления третьего и первого коммутаторов включены соответственно первый и второй пороговые элементы,

а)

И

6)

а

X ХХ-Ч ХЧ ЧГ

ч /

ч f

К; Гч

ч

X у ч

Рив. 2