Устройство для индикации Советский патент 1984 года по МПК G09G3/04 

Изобретение относится к автоматике и вычислительной технике и может быть применено в устройствах отображения цифровой информа1Ц{и.

Известно устройство для индика;(ИИ, 5 содержащее последовательно соединенные регистры, элементы коммутации, дешифратор, блок опроса, формирователи и индикаторные элементы ij .

Недостаток известного устройства fO обусловлен его низкой надежностью.

Наиболее близким техническим решением к изобретению является устройство для индикации, содержащее последовательно соединенные задат- 15 зик кодов, дешифратор, сегментные индикаторы, ключи,распределитель импульсов и генератор импульсов, выход которого соединен через первый формирователь длительности импульса.,элемент задержк первый элемент И с входом первого триггера, второй формирователь длительности импульса, последовательно соединенные делитель частоты, второй триггер, второй элемент И и первый элемент ШШ, вход которого соединен с управляющим входом дешифратора 2 . Данное устройство характеризуется также низкой надежностью, связанной с невозможностью определения неисправности типа обрьш в цепи управления сегмента (сегмент индикатора, элемент И-НЕ - дешифратор), выход из строя управляющего ключа (обрыв в цепи ключа) дешифратора, короткое замыкание в цепи сегмента индикатора. Цель изобретения - повьш1енйе надежности устройства. Поставленная цель достигается тем, что в устройство для индикации, содержащее последовательно соединенные задатчик кодов и дешифратор, выходы которого соединены с соответствующими информационньми электродами. соответствующих сегментных индикаторов, управляющие электроды которых через соответствующие ключи соединены с соответствующими выходами распределителя импульсов, вход которою соединен с выходом генерато ра импульсов и входом первого формирователя дпительности импульсов, которого через элемент задержки соединен с первым входом первого эле мента И, второй вход которого соединен с выходом второго формирователя длительности импульсов, а выход

соединен с установочным входом первого триггера, информационный вход которого соединен с шиной нулевого потенциала устройства, а выход первого триггера соединен с одним из входов второго элемента И, другой вход которого соединен с тактирую цим входом первого триггера и выходом второго триггера, вход которого соединен с выходом делителя частоты вход которого соединен с одним из входов второго формирователя длителности импульсов и одним из входов распределителя импульсов, соответствующий выход которого соединен с другим входом второго формирователя длительности импульсов, выход второго элемента И соединен с одним из входов первого элемента ИЛИ, выход которого соединен с управляющим входом дешифратора, введены блок сравнения, третий элемент И и последовательно соединенные третий триггер, четвертый элемент И и второй элемент ИЖ, выход которого соединен с управляющим входом задатчика кодов, другой вход второго элемента . ИЛИ соединен с выходом первого триггера, выход,первого формирователя длительности импульсов соединен с одним из. входов третье.О и другим входом четвертого элементов И, выход третьего триггера соединен с управляющим входом блока сравнения и другим входом третьего элемента И, выход которого подключен к другому входу первого элемента ИЛИ, выход второго формирователя длительности импульсоа соединен с входом третьего триггера, информационные входы блока сравнения соединены с соответствующими выходами дешифратора, а выход его подключен к третьему входу первого элемента И. На фиг.1 представлена функциональна я схема предлагаемого устройства j на фиг.2 - временные диаграммы, поясняюпше его работу} на фиг.Зпринципиальная схема блока сравнения .. Устройство включает генератор 1 импульсов, распределитель 2 импульсов, ключи 3, сегментные индикаторы А, формирователи 5 и 6 длительности импульсов, элемент 7 задержки, блок 8 сравнения, элемент 9 И, вход 10 устройства, триггер 11, делитель 12 частоты, триггер 13, элемент 14 И, элемент 15 ИЛИ, задатчик 16 кодов, элемент 17 И, триггер 18, дешифратор 19, элемент 20 ИЛИ, элемент 21 И, шину 22 нулевого потенциала. Устройство работает следующим об разом. Генератор 1 импульсов опроса пер ключает распределитель 2 импульсов, выходные сигналы которого обеспечивают последовательное подключение ин дикаторов 4 к источнику питания посредством ключей 3. Сигналы с первого и последнего выходов распределителя 2 импульсов .поступают на входы формирователя 5 импульсов цикла индикации, который вырабатывает импульс длительностью, равной времени опроса всех индикато ров , входяи(их в устройство индикации. Формирователь 6(коротких импуль сов) , вход которого соединен с выходом генератора 1 импульсов, вырабатывает импульсы синхронно с под кл чением каждого индикатора к исто нику питания. Длительность импульсо выбирается небольшой, чтобы не нару шить нормальной работы индикаторов 4. Эти гошульсы поступают на первые входы элементов 17 и 21 И,на вторые входы которых поступают сигналы соответственно с прямого и инверсно го выходов триггера 18, на счетный вход которого поступают импульсы с выхода формирователя 5 импульсов цикла индикации. С выходов элементов 17 и 21 И импульсы череэ элемент 15 ИЛИ и эле мент 20 ИЛИ поступают соответственн на вход гашения дешифратора 19 и на управляющий вход задатчика 16 кодов При наличии импульсов на входе г шения все выходы дешифратора 19 ста новятся открытыми схемами. Выходы дешифратора соединяются с катодами (анодами) индикаторов 4 и с первыми входами блока 8 сравнения, на второй вход которого поступает сигнал с прямого выхода триггера 18. При этом подаче импульсов на вход гашения дешифраторов соответствует единичный уровень сигн,ала на прямом выходе триггера 18. Блок 8 обеспечивает сравнение каждого из сигналов, поступающих на .первые входы (сигналов с выхода дешифратора), с сигналом, поступающим на второй вход (сигналов 76 с прямого выхода третьего триггер), и при их несоответствии (неравнозначности) выдает сигнал, соответствующий логической 1. Следовательно, если цепь какоголибо сегмента индикатора оборвана либо имеет место короткое замыкание в цепи управления каким-либо сегментом, то в соовтетствующей цепи на первый вход блока 8 поступает сигнал логического О, а на выходе блока неравнозначности появляется сигнал логической 1. В следующем цикле индикации триг- гер 18 переключается в нулевое состояние. При этом на второй вход блока 8 поступает сигнал, соответствующий логическому О, а импульсы с формирователя 6 через элемент 21 И и элемент 20 ШШ поступают на управляющий вход задатчика 16 кодов, обеспечивая на входе дешифратора 19 код, соответствующий свечению всех сегментов индикаторов Если при этом в цепи какого-либо сегмента индикатора имеет место короткое замыкание или выход из строя управляющего ключа (обрыв в цепи ; ключа) дешифратора, то в соответствующей цепи на первый вход блока 8 поступает сигнал логической 1, что также вызывает появление на выходе блока сигнала логической 1. Сигналы с выхода блока 8 и форми рователя 5 (импульсов цикла) посту-, пают на входы второго элемента И 9. На третий вход элемента 9 И поступают импульсы с формирователя 6 (коротких импульсов) через элемент 7 задержки, обеспечивающие задержку переднего фронта импульсов, компеясир ющую схемную задержку элементов V 15, 21 и 8 или 21, 20, 16, 19 и 8.1 Эти импульсы разрешают прохоященйе сигнала с выхода блока 8 (сигнала о неисправности в цепях сегментов индикаторов) во время индикации на первь вход триггера It (в качестве которого используетсяi) триггер), вызывая при наличии неисправного сегмента его переключение в единичное состояние. Обратное пере- ключение триггера в исходное (нуле-: вое) состояние осуществляется сигналом с выхода второго (счетного) тряг ера в каждом цикле контроля. Так как импульс с формирователя 6 (коротких импульсов) поступает. синхронно с опросом индикаторов, то таким образом производится проверка исправности цепей сегментов всех индикаторов устройства. При возникновении неисправности в цепи какого-либо сегмента, т.е. при переключении триггера 11 в состояние, соответствующее логической 1, выходной сигнал триггера через второй элемент 20 ИЛИ поступает на управляющий вход задатчика кодов, с выхода которого на входы дешифратора 19 поступает код, соответствующий свечению всех сегментов индикаторов и по несветящемуся сегменту опрэде ляется неисправный индикатор (цепь сегмента). Для идентификации режима подачи тестового кода предусматривается мигание всех индикаторов 4, на которых высвечивание всех сегментов чередуется с их гашением. Частота мигания задается делителем 12 частоты сигнал с выхода которого поступает на вход счетного триггера 13 и с выХОД9 на вход элемента 14 И, на второй вход которого поступает сигнал с выхода триггера 11. Если все индикаторы и цепи управления исправны, триггер 11 находится в исходно состоянии и сигнал, соответствуюпц й логическому О, запрещает прохождение сигнала со счет ного триггера 13 на вход гашения дешифратора. При обнаружении неисправности триггер 11 переключается в состояние 1, разрешая прохож. дение сигнала со счетного триггера 13 на вход гашения дешифратора и вьг зывая тем самым мигание индикаторов 4. При необходимости продолжить работу с неисправным индикатором 4 необходимо подать блокирующий сигнал на вход элемента 9 И (по входу 10 устройства). Следовательно, в устройстве постоянно (с чередованием от цикла к циклу индикации) осуществляются два вида контроля: имевший место в известном устройстве контроль на отсутствие обрыва в цепи сегмента индикатора и на отсутствие короткого замыкания в цепи управления сегментом; дополнительно введенный в устройство контроль на отсутствие ко- : роткого замыкания в цепи сегмента индикатора и на отсутствие обрыва в цепи управления сегментом. Чередование контроля происходит благодаря использованию триггера 18, обеспечиваницего поочередное поступление импульсов с формирователя 6 либо на вход гашения дешифратора 19 либо на управляющий вход задатчика кодов 16, т.е. схема обеспечивает полный контроль не только сегментных индикаторов, но и соответствую1ЦИХ схем управления (дешифратора) . При обнаружении любой из перечисленных неисправностей предлагаемое устройство автоматически перехо- дит в режим диагностики, позволяющий идентифицировать неисправньй индикатор и своевременно заменить, что в целом приводит к повьш1ению надежности работы устройства.

УСТРОЙСТВО для ИНДИКАЦИИ, содержащее последовательно соединенные задатчик кодов и дешифратор, вы- ходы которого соединены с соответствующими информационными электродами соответствующих сегментных индикаторов, управляющие электроды которых через соответствующие ключи соединены с соответствующими выходами распределителя импульсов, вход которого соединен с выходом генератора импульсов и входом первого формирователя длительности импульсов, выход которого через элемент задержки соединен с первым входом первого элемента И, второй вход которого соединен с выходом второго формирователя длительности импульсов, а выход соединен с установочным входом первого триггера, информационный вход которого соединен с шиной нулевого потенфиала устройства, а выход первого триггера соединен с одним из входов второго элемента И, другой вход которого соединен с тактирующим входом первого триггера и выходом второго триггера, вход которого соединен с выходом делителя частоты, вход которого соединен с одним из входов второго формирователя длительности импульсов и одним из входов распределителя импульсов, соответствующий выход которого соединен с другим входом второго формирователя длительности импульсов, выход второго элемента И соединен с одним из входов первого элемента ИЛИ, выход которого соединен с управляющим входом дешифратора, отличающееся тем, что, с целью повьш1ения надежности устройства, оно содержит блок сравнения, третий элемент И и последовательно соединенные третий триггер, четвертый элемент И и второй элемент ИЛИ, выход которого соединен с управляющим входом задатчика кодов, другой вход второго элемента ИЛИ соединен с выходом первого триггера, выход первого формирователя длительности импульсов соединен с одним из входов третьего и другим входом четвертого элементов И, второй выход третьего триггера соединен с управляющим входом блока сравнения и другим входом третьего элемента И, выход которого подключен к другому входу первого элемента ИЛИ, выход второго формирователя длительности импульсов соединен с входом третьего триггера, информационные входы блока сравнения соединены с соответствующими выходами дешифратора, а выход его подключен к третьему входу первого элемента И.

тестового нода

f/OpMOjrb/ Cfff

Рив.

Вь/хоЗ

/

- дыжод

Фие.