Устройство для одноканального управления тиристорным преобразователем Советский патент 1985 года по МПК H02M7/00 

Изобретение относится к электротехнике и может быть использовано в преобразователях с числом фаз более двух и широким диапазоном регулирования тока или напряжения на нагрузке.

Известно устройство для одноканального упраЕшения, содержащее блок нуль-органов, фазосдвигающий блок и логический переклю штель ll с . Однако известное устройство невозможно применить, когда эквивалентное количество фаз преобразователя больше трех, например в трехфазной двухполупериодной схеме, так как в этом случае пришлось бы разбить весь диапазон регулирования не на два, а на четыре поддиапазона задержек, а применение для этой цели пороговых элементов сделало бы работу преобразователя неустойчивой.

Наиболее близким по технической сущности к изобретению является устройство для одноканапьного управле.ния тиристорным преобразователем, содержащее последовательно включенные блок нуль-органов, вход которого преяназначен для подключения к фазам питающего напряжения, формирователь фазных импульсов и блок .задержки, состоящий из последовательно включенных управляемых элементов задержки 2 , .

Данное устройство характер изуетг :ся низкой надежностью так как при неидентичности элементов задержки возмож но появление временных интервалов, на которых закон запуска-фаз преобразователя не определен, а пропадание любой фазы питания ведет к несинхронному запуску тиристоров и выходу их из строя. Сложность данного устройства также снижает его надежность

Цель изобретения - повышение надежности.

Поставленная цель достигается тем, что устройство для одноканального управления тиристорным преобразователем, содержащее последовательно включенные блок нуль-органов, вход которого предназначен для подключения к фазам питающего напряжения, формирователь фазньрс импул1)сов и блок задержки, состоящий из последовательно включенных управ.чяемых элементов задержки, снабжрш ЛК-трнггерами по эквнва,п«н.тному числу фаз преобра:и1вателя, )фер-1цир

цепью, блокирующ1-1м 3 К-триггером, счетчиком с дешифрированными выходами, элементами ЗИ по эквивалентному числу фаз преобразователя 5 формиро5 ватель фазлых импульсов снабжен выходом отдельной фазы, причем на 3 - и К-входы первого ЗК-триггера поданы уровни логического нуля и единицы соответственно, а 3 - и

К-входы каждого последующего 1Ктриггера подключены к прямому и инверсному выходам лредьщущего, установочные входы ЗК триггеров обьединены и соединены с выходом отдель5 ной фазы формирователя фазных импульсов, выходы первых пяти элементов задержки подключены к тактовым входам последних пяти 3К-триггеров, выход последнего элемента задержки

0 соединен со счетным входом счетчика, дешифрированные выходы которого подключены к первым входам соответствующих элементов ЗИ, вторые входы которых подключены к выходам бло5 ка нуль-органов, а третьи объединены и подключены к выходу блокирующего DK-триггера, на установочный вход К которого подан сигнал логического нуля,, тактовый вход бло0 кирующего J К-триггера соединен с вхо дом установки в нуль счетчика и через дифференцирующую цепь - с выходом последнего 3К-триггера, вход ЗТ блокирующего ЦК-триггера соединен 5 с последним дешифрированным выходом счетчика, тактовый вход первого DKтриггера соединен с инверсным выходом второго 3 К-триггера, выходы элементов ЗИ предназначены для подклю- 0 чения к управляющим входам тиристоров преобразователя.

На фиг,1 представлена функциональная схема устройства для однока-; нального управления -тиристорным 5 преобразователем; на фиг,2 - временные диаграммы его работы.

Устройство содержит блок 1 нульорганов, формирователь 2 фазных импульсов, блок 3 управляемых зле0 ментов задержки, блок 4 ЗК-триггеров, дифференцирующую цепь 5, счетчик 6, элементы ЗИ 7, ОК-триггер 8 блокировки.

Устройство работает следующим об5 разом.

На выходах блока 1 пояилтяются сигналы единичн11го урония ITI;H исхтожительном значсипт Я1ч;жното папрч3жения соответствующей эквивалентной фазы преобразователя (фиг.2, эпюры Q - е ), по переднему фронту этих сигналов формирователь 2 вырабатьгоает-фазные импульсы (фиг.2, эпюра U ), поступающие на вход блока 3. Один из этих импульсов, соответствующий началу положительной по луволны на анодах тиристоров эквивалентной фазы А (фиг.2, эпюра к ), поступает на установочный вход блока 4. Данным импульсом инверсный выход первого разряда блока и устанавливается в нуль и не меняется до тех пор, пока его значение не будет продвинуто во второй разряд сигналом с выхода первого элемента задер ки. После этого первый разряд блока 4 устанавливается в исходное состояние по тактовому входу. Далее происходит последовательная установ ка в нуль последу-щих 3 К-трИггеров блока 4, по мере распространения фа зового импульса фазы А (фиг.2, эпюра k ) по элементам блока 3, Когда этот импульс появится на входе последнего элемента задержки, произойдет установка з единицу инверсного выхода блока 4 и (через дифференцир ющую цепь 5) счетчик 6 будет сброше в нуль (фиг.2, эпюры м). На тактово входе счетчика 6 импульс фазы А появится с задержкой относительно момента сброса счетчика 6, обусловлен ной прохождением этого импульса че,рез последний элемент задержки (фиг.2, эпюра н). Таким образом, непосредственно п ред поступлением на тактовый вход счетчика 6 импульса, соответствующе го запуску тиристоров фазы А, этот счетчик будет установлен в нуль. Далее произойдет пересчет фазовых 604 импульсов a,c, (фиг. 2, эпюра и ) с вьтхода блока 3 и распределение сигналов запуска соответственно по фазам А, С , В, А , С, В . Если к моменту очередной установки счетчика 6 на его выходе присутствует логический уровень единица, соответствующий работе последнего, фазы -В, то единичное состояние ЗКтриггера 8 будет подтверждено, т.е. разрешено прохождение сигналов запуска через элементы ЗИ 7. На один из входов этих элементов поданы сигналы с выходов блока 1, соответствующие запускаемым фазам. Такое включение предотвращает прохождение сигналов запуска на тиристоры при задержке, большей 180 эл.град., т.е. устраняет жесткие требования по ограничению максимального времени задержки элементов схемы. В описанном примере угловое расстояние между соседними фазовыми импульсами (фиг.2, эпюра н ) составляет 60 эл.град. Для получения минимального угла включения тиристоров необходимо, чтобы средняя задержка одного элемента задержки составила -j-- 30 эл.град. Наложение же фазовых импульсов, т.е. сбой синхронизации, произойдет в том случае, если задержка какого-либо элемента будет 60 эл.град. Таким образом, в данном случае допускается разброс временных параметров элементов задержки равной практически 100%. Очевидно, что это требование соблюдается автоматически при применении в схеме любых современных радиоэлементов, что обеспечивает устойчивую и надежную работу преобразователя.

В А С В А С в А С

УСТРОЙСТВО ДЛЯ ОДНОКАНАЛЬНОГО УПРАВЛЕНИЯ ТИРИСТОРНЫМ ПРЕОБРАЗОВАТЕЛЕМ, -содержащее последовательно включенные блок нуль-органов, вход которого .предназначен для подключения к фазам питающего напряжения, формирователь фазных импульсов и блок задержки, состоящий из последовательно включенных управляемых элементов задержки, отличающееся тем что, с цепью повышени;я надежности, оно снабжено ОКтриггерами по эквивалентному числу фаз преобразователя, дифференцирующей цепью, блокирующим 3К-триггером, счетчиком с дешифрированными выходами, элементами ЗИ по эквивалентному числу фаз преобразователя, формирователь фазных импульсов снабжен выходом отдельной фазы, причем на J и К-входы первого ЗК-триггера поданы уровни логического нуля и единицы соответственно, аЗ- и К-в-ходы каждого последующего D К-триггера подключены к прямому и инверсному выходам предыдущего, установочные входы ЗК-триггеров объединены и соединены с выходом отдельной фазы формирователя фазных импульсов, выходы первых пяти элементов задержки подключены с тактовым входам последних пяти ОК-триггер6в, выход последнего элемента задержки соединен со счетным входом счетчика, дешифрированные выходы которого подключены к первым входам соответствуюпшх элементов ЗИ, вторые входы которых подключены к вы(Л ходам блока нуль-органов, а третьи объединены и подключены к выходу блокирующего 3К-триггера, на установочный и вход К которого подан сигнал логического нуля, тактовый вход блокирующего ЗК-триггзра соединен с входом установки в нуль счётчика и через дифферен1 ирующую и,епь 00 с выходом последнего ; К-триггера, вход J блокирующего 3 К-триггера .соСП единен с последним дешифрированным О) выходом счетчика, тактовый вход первого 3К-триггера соединен с инверсным выходом второго 3К-триггера, выходы элементов ЗИ предназначены для подключения к управляющим входа мтиристоров преобразователя.