Устройство для сравнения фаз Советский патент 1985 года по МПК H02H3/38 

Изобретение относится к электротехнике и может быт|5 использовано при выполнении устройств релейной защиты и автоматики энергосистем. Известно полупроводниковые фазосравнивающие элементы, реагирующие на среднее значение выходного сигна ла С . Основным недостатком этих элемен тов является низкое быстродействие, ограничивающее возможную область применения. Известны также фазосравниваюпще органы, выполненные на основе з.амера длительности совпадения или не совпадения знаков мгновенных сравни ваемых величин.С 2. Недостатками данных органов являются зависимость параметров срабатывания от частоты сравниваемых величин и импульсный характер выход ного сигнала. Наиболее близким по технической сущности и достигаемому результату к предлагаемому является устройство сравнения по фазе двух электрических величин логического типа, содержащее формирователи прямоугольны импульсов и логический блок, выполненный на основе трех RS-триггеров двух инверторов и двух элементов 2И-НЕ .ЗЪ Недостатком известного устройств является его высокая чувствительность к помехам. Так, в моменты вре мени, близкие к моментам перехода через ноль сравниваемых величин, значения помех становятся соизмери мыми с уровнями входных электричес ких величин, что может привести к кратковременному изменению состояния одного из формирователей импул сов . Это изменение может длиться микросекунды, но оно запоминается RS-триггером на время ut от момент возникновения помехи до момента пе рехода через ноль. При достаточно большой амплитуде входного сигнала ut составляет не более 0,3 мс, но в это время элементы 2И-НЕ меняют свое состояние, что приводит к переключению выходного RS-триггера на время, которое может достигать 10 мс в зависимости от угла между входными величинами и вследствие чего устройство ложно срабатывает. Цель изобретения - повьшение по мехоустойчивости устройства. 9 Поставленная цель достигается тем, что в устройстве для сравнения фаз, содержащем два формирователя прямоугольных импульсов из сравниваемых величин, подключенных выхо-дами к входам логического блока, последний выполнен на основе двух мажоритарных элементов с обратной связью и дополнительно введены последовательно включенные сумматор и формирователь модуля, при этом входы сумматора подключены к выходам формирователей прямоугольных импульсов и мажоритарных элементов, а выход формирователя модуля является выходом устройства. На фиг.1 изображена функциональная схема устройства; на фиг,2 а и б - временные диаграммы, поясняющие его работу. Устройство содержит формирователи 1 и 2 прямоугольных импульсов, выходы которых подключены к входам логического блока 3, выполненного на основе мажоритарных элементов .4 и 5 с обратной связью, сумматор 6, подключенный входами к выходам формирователей 1 и 2 и мажоритарных элементов 4 и 5 и формирователь мо- дуля, , Мажоритарные элементы 4 и 5 выполнены на основе регенеративных компараторов на операционных усили-. телях. Причем мажоритарный элемент 4 изменяет свое состояние при совпадении знаков входных сигналов, а элемент 5 - при несоответствии этих знаков. Мажоритарные элементы 4 и 5 реализуют мажоритарные логические функции соответственно Mj и MjJjTpex аргументов . Хг + х.-хи 3, С lls Х,-Х-2+Х, Х., + Х2 Xi, где Х, Xj и Xj - входные сигналы, причем сигнал за счет обратной связи равен соответствующему выходному сигналу. Работу устройства рассматриваем в двух режимах, когда синусоидальная величина li опережает по фазе EJ (фиг,2а) , и когда Ё отстает по (Ьазе от Eg (фиг,2б). 3 При ненулевых значениях входных величин мажоритарные элементы 4 и 5 согласно условию (i)выделяют на выходе сигналы , соответствующие отста ощему по фазе инеерти рованному входному сигналу, причем входными, сигналами элемента 4 являются Х;( и Xj, а элемента 5 - Х и Х. Следовательно, в первом режиме работы (фиг.2а) , . Сумма этих сигналов и выходных сигналов формирователей.1 и 2 импул сов, как и модель этой суммы, являющаяся выходным сигналом устройства, равна нулю, что свидетельствует о его несрабатывании. Во втрром режиме (фиг.2б) и MJ . При этом сумма входных сигналов сумматора 6 составляет 2mX/j, где - коэффициент передачи по i-му входу сумматора. Модуль этой суммы становится равным 0,5|Х (при ,25) , что соответствует сра батыванию устройства. 94 На фиг.2 изменение состояния ментов схемы за счет возникающих вблизи перехода через ноль помех показаны пунктирными линиями. Кратковременное изменение, например Xj,, трансформируется на выход устройства с длительностью не более 0,3 мс и может быть легко скомпенси- ровано введением соответствующей задержки на срабатывание исполнительного органа, включаемого на выходе устройства, в то время как известное устройст во требует задержки 10 мс. Таким образом, предлагаемое устройство при равном быстродействии с известными устройством обладает |по сравнению с ним более высокой помехоустойчивостью, что снижает вероятность ложных срабатываний устройств релейной защиты и автоматики энергосистем и, следовательно, повышает надежность их работы.

УСТРОЙСТВО ДЛЯ СРАВНЕНИЯ ФАЗ, содержащее два формирователя прямоугольных импульсов из сравнительных величин, подключенные выходами, логического блока, отличающееся тем, что с целью повышения помехоустойчивости, логический блок выполнен на основе двух мажоритарных элементов с обратной, связью и дополнительно введены последовательно включенные сумматор и формирователь модуля, при этом входы сумматора подключены к выходам формирователей прямоугольных импуль сов и макюритарных элементов,- а выход формирователя модуля является выходом устройства. (Л