Устройство цветовой синхронизации Советский патент 1985 года по МПК H04N9/44 

Crpof

09

Отвя.МЯ

ш

-яН

CffifxMJf

KaSpunnyubt

К

Чм.

I Ч i

сг

4

О) 00

ftMt.

оо го

itfente

1

лЗЯ

-

2. Устройство по п. 1, о т л ичающее ся тем, что частотный детектор содержит элемент задержки, коммутатор и D-триггер, соединенные последовательно, причем второй вход D-триггера является первым входом частотного детектора, третий вход соединен с вторым выходов коммутатора, второй вход которого является вторым входом частотного детектора, третий вход - четвертым входом частотного детектора, вход элемента задержки является его третьим входом, а выход D-триггера является выходом частотного детектора.

1. УСТЮЙСТВО ЦВЕТОВОЙ СИНХРОНИЗАЦИИ, содержащее частотный детектор, первьй вход которого является входом стробирующих импульсов, а выход соединен с первым входом счетчика, блок управления, первый вход которого является входом строчных импульсов, а выход является выходом сигнала управления, и выключатель цветности, отличающееся тем, что, с целью упрощения -устройства путем исключения дешифратора и реверсивного счетчика, в него введен элемент И-НЕ, первый вход которого соединен с первым выходом счетчика, второй вход соединен с вторым входом счетчика, первым входом выключателя цветности и является входом кадровых импульсов, второй выход счетчика соединен с входом выключателя цветности, а выход элемента И-НЕ соединен с вторым входом блока управления, выход которого соединен с вторым входом частотного детектора, причем третий и чет- Z вертый входы частотного детектора м .являются входами соответственно прямого и задержанного сигналов яокости. с

Изобретение относится к телевизионной технике и может использоваться в приемной телевизионной аппаратуре.

Известно устройство цветовой синхронизации, содержащее последовательно соединенные частотный детектор, полосовой фильтр, аналого-цифровой преобразователь (А1Щ), пе.рвый счетчик, второй счетчик, первый вход которого соединен с выходом АЦП, а выход соединен с первым входом логического блока, второй вход которого соединен с вь«одом первого счет:чика, а выход является выходом устройства,, объединенные вторые входы первого и второго счетчиков являются входом строчных импульсов 13Недостатком такого устройства является его сложность.

Наиболее близким к изобретению по технической сущности является устройство цветовой синхронизации, содержащее частотный детектор, первый вход которого является входом стробирующих импульсов, а выход соединен с первь1М входом реверсивного счетчика, выход которого соединен с входом дешифратора, первый вход которого соединен с входом выключателя цветности, второй выход соедине с первым входом блока управления, второй вход которого является входом строчных импульсов, а выход соединен с вторыми входами реверсивного счетчика, дешифратора и является выходом сигнала управления, второй вход частотного детектора является входом устройства, а выход выключателя цветности является выходом сигнала включения цветности С2.

Однако известное устройство является достаточно сложным, поскольку

требует применения реверсивного счетчика и дешифратора.

Цель изобретения - упрощение устройства цветовой синхронизации

путем исключения реверсивного счетчика и дешифратора.

Указанная цель достигается тем, что в устройство цветовой синхронизации, содержащее частотный детектор, первый вход которого является входом стробирующих импульсов, а выход соединен с первым входом счетчика, блок управления, первый вход которого является входом строчных импульсов, а выход является выходом сигнала управления, и выключатель цветности, введен элемент И-НЕ, первый вход которого соединен с первым выходом счетчика, второй вход сосдинен с вторым входом счетчика, первым входом выключателя цветности и является входом кадровых импульсов, второй выход счетчика соединен с вторым входом выключателя цветности,

а вьпсод элемента И-НЕ соединен с вторым входом блока управления, выход которого соединен с,вторым входом частотного детектора, причем третий и четвертый входы частотного детектора являются входами соответственно прямого и задержанного сигналов яркости.

При этом частотный детектор содержит элемент задержки, коммутатор

и D-триггер, соединенные последовательно, причем второй вход D-триггера является первым входом частотного детектора, третий вход соединен с вторьм выходом коммутатора, второй

вход которого является вторым входом частотного детектора, третий вход четвертым входом частотного детекто3pa, вход элемента задержки является его третьим входом, а выход D-триггера является выходом частотного детектора. На фиг. 1 представлена структурная электрическая схема устройства цветовой синхронизации; на фиг. 2 временные диаграммы, поясняющие его работу. Устройство ,(Фиг. 1)- содержит частотный детектор 1, счетчик 2, элемент И-НЕ 3, выключатель 4 цветности блок 5 управления. При этом частотный детектор 1 содержит элемент 6 задержки, коммутатор 7 и D-триггер 8. Устройство работает следующим образом. В режиме построчной цветовой синхронизации на третий вход частотного детектора 1 поступает полный видеосигнал с входа яркостной линии задержки канала яркости (фиг. 2а), на четвертый вход - полный видеосигнал с выхода яркостной линии задержки, а на первый вход - стробирующие импульсы (фиг. 26).. Сигнал немодулированной цветовой поднесущей анализи руется по периоду посредством сравнения его периода с эталонным времен ным интервалом f, определяемь1м яркостной линией задержки. Если на первый и третий входы D-триггера 8 поступают прямой и задержанный сигна лы цветовой поднесущей и на втором входе D-триггера 8 постоянно присутствует уровень логической единицы, тогда в зависимости от периода сигна ла цветовой поднесущей Т возможны два варианта работы. При t Т фронт сигнала цветовой поднесущей задерживается на и появляется на первом- входе D-триггера 8 позже сигнала на его третьем.входе, т.е. происходит срабатывание D-триггера 8, он переходит в состояние логической единицы. По окончании положительного импульса на третьем входе происходит сброс D-триггера 8. Этот процесс повторяется каждый период цветовой поднесущей, и на выходе D-триггера 8 будет столько импульсов, сколь ко их поступает на третий и четвертый входы частотйого детектора 1 (фиг. 2в) за время стробирующего импульса. При задержанные импульсы цветовой поднесущей поступают на пер 324 вый вход D-триггера 8 раньше импульсов, поступающих на его третий вход, в результате чего D-триггер-. 8 не переключается в состояние логическойединицы, на его выходе (т.е. на выходе частотного детектора 1) постоянно присутствует уровень логического нуля. Таким образом, в зависимости от соотношения мелщу f и Т D-триггер 8 либо формирует серию импульсов, либо постоянно находится в состоянии логического нуля. Полный видеосигнал, с входа и выхода яркостной линии задержки поступает на первый и третий входы D-триггера 8 через коммутатор 7, на второй управляющий вход которого поступает меандр полустрочной частоты с выхода блока 5 управления. При этом между третьим входом частотного детектора 1 и первым входом коммутатора 7 включен элемент 6 задержки, предназначенный для коррекции величины to таким образом, что она соответствует среднему значению периодов немодулированной цветовой поднесущей в красной и синей строках. ЕСЛИ фаза управляющего сигнала блока 5 управления коммутатором правильная, тогда в красной и в синей строках на третий вход D-триггера 8 импульсы поступают позже, чем на,его второй вход, в результате чего Dтриггер 8 постоянно находится в состоянии логического нуля,, первый (прямой) выход счетчика 2 находится . в состоянии логического нуля, кадровый импульс через элемент И-НЕ 3 не Г..50ХОДИТ, и коррекция фазы не происходит. Одновременно кадровый импульс поступает на первый вход выключателя 4 цветности, на второй вход которого поступает уровень логической единицы с второго (инверсного) выхода счетчика 2, в результате чего формируется сигнал включения цветности. Аналогично происходит работа устройства и в течение следующих кадров до тех пор, пока не происходит сбой фазы выходного сигнала блока 5 управления. В случае неправильной фаэы выходного сигнала блока 5 управления как в красной, так и в синей строках на третий выход D-триггера 8 импульсы поступают раньше, чем на его первый вход (за счет работы коммутаIтора 7), на выходе D-триггера 8 формируются пачки, импульсов, поступающи на первый, счетный вход счетчика 2. После заполнения счетчика 2 на его первом входе появляется уровень логи ческой единицы, разрешающий прохождение кадрового импульса через элемент И-НЕ 3 на второй вход блока 5 управления. Указанный импульс осуществляет кор1 вкцию фазы выходного сигнала блока 3 управления, переключает в(|1ключатель 4 цйетности, на втором входе которого в этот момент присутствует уровень логического нуля, поступающий с второго выхода счетчика 2, и сбрасывает счетчик 2 по его второму входу. В течение следующего кадра проверяется правильность фазы выходного сигнала блока 5 управления. Если правильность фазы подтверждается, то очередной кадровый импульс приводит к срабатыванию выключателя 4 цветности, выходной сигнал которого обеспечивает включение канала цветности В условиях действия помех возможны отдельные срабатывания D-триггера 8 и при правильной цветовой синхронизации. Однако ложной коррекции фазы и вык шчения канала цветности 2 не происходит, если количество импульсов на выходе D-триггера 8 не превьшает половины емкости счетчика 2. Предлагаемое устройство, может работать в режиме покадровой цветовой синхронизации. В этом случае необходимо на первый вход частотного детек тора 1 подать стробирующий импульс, вьщеляклций сигнал покадровой цветовой синхронизации. Таким образом, при высокой помехозащищенности известного устройства, обусловленной применением для накопления информации двоичного счетчика, предлагаемое устройство является более простым, поскольку предполагает использование вместо реверсивного обычного суммирунмдего (либо вычитающего) счетчика, а также не требует применения дешифратора с разрядностью, определяемой разрядностью счетчика. Кроме того, частотный детектор выполнен на базе логических элементов (за исключением элемента задержки, который может быть выполнен в виде RC-цепи), что позволяет все устройство выполнить в виде единой цифровой интегральной схемы.