Умножитель частоты Советский патент 1985 года по МПК H03B19/00 H03L7/00 

Изобретение относится к импульсной технике, а именно к устройствам умножения частоты и слежения за изменением входной частоты, и может быть использовано в различных радиотехнических устройствах.

По основному авт. св. № 1061236 известен умножитель частоты, содержащий последовательно соединенные линию задержки, первый ждущий мультивибратор, первый делитель частоты, второй ждущий мультивибратор, первый инвертор и фазометр, последовательно соединенные реверсивный счетчик, преобразователь код-напряжение и управляемый генератор, а также второй делитель частоты, второй инвертор, первый и второй элементы совпадения, первые входы которых подключены к выходам фазометра, а выходы подключены соответственно к суммирующему и вычитающему входам реверсивного счетчика, второй вход второго элемента совпадения подключен к выходу второго инвертора, а третий вход - к выходу второго ждущего мультивибратора, при этом входы линии задержки, второго делителя частоты, второго инвертора и вторые входы фазометра и первого элемента совпадения объединены и являются входом умножителя частоты, компаратор, источник эталонных напряже,ний, третий и четвертый элементы совпадения и последовательно соединенные реверсивный сдвигающий регистр и делитель частоты с переменным коэффициентом деления, при этом первый вход компаратора подключен к выходу преобразователя код-напряжение, второй и третий входы - к выходам источника эталонных напряжений, а выходы - к первым входам третьего и четвертого элементов совпадения, вторые входы которых подключены к выходу второго делителя частоты, а выходы - соответственно к суммирующему и вычитающему входам реверсивного сдвигающего регистра, при этом выход управляемого генератора подключен к сигнальному входу делителя частоты с переменным коэффициентом деления, выход которого подключен к сигнальному входу первого делителя частоты и является выходом умножителя частоты 1.

Однако в известном умножителе частоты при поступлении на его вход импульсов, промодулированных по частоте, повышается погрешность формирования умноженной частоты из-за низкой надежнорти выбора требуемого коэффициента деления делителя частоты с переменным коэффициентом деления.

Цель изобретения - повышение точности умножения частоты при поступлении на вход умножителя частоты частотно-модулированных импульсов.

Цель достигается тем, что в известном умножителе частоты, содержащем последовательно соединенные линию задержки, первый ждущий мультивибратор, первый делитель частоты, второй ждущий мультивибратор, первый инвертор и фазометр, последовательно соединенные реверсивный счетчик, преобразователь код-напряжение и управляемый генератор, а также второй делитель частоты, второй инвертор, первый и второй элементы совпадения, первые входы которых подключены к выходам фазометра, а выходы подключены соответственно к суммирующему и вычитающему входам реверсивного счетчика, второй вход второго элемента совпадения подключен к выходу второго инвертора, а третий вход - к выходу второго ждущего мультивибратора, при этом входы линии задержки, второго делителя частоты, второго инвертора и вторые входы

2 фазометра и первого элемента совпадения объединены и являются входом умножителя частоты, компаратор, источник эталонных напряжений, третий и четвертый элементы совпадения и последовательно соединенные реверсивный сдвигающий регистр и делитель

0 частоты с переменным коэффициентом деления, при этом первый вход компаратора подключен к выходу преобразователя коднапряжение, второй и третий входы - к выходам источника эталонных напряжений, а выходы - к первым входам третьего и четвертого элементов совпадения, вторые входы которых подключены к выходу второго делителя частоты, а выходы - соответственно к суммирующему и вычитающему входам реверсивного сдвигающего регистра, при

Q этом выход управляемого генератора подключен к сигнальному входу делителя частоты с переменным коэффициентом деления, выход которого подключен к сигнальному входу первого делителя частоты и является выходом умножителя частоты, один выход

5 компаратора подключен к первому входу третьего элемента совпадения через введенные последовательно соединенные пятый элемент совпадения и первый триггер, другой выход компаратора подключен к первому входу четвертого элемента совпадения через

0 введенные последовательно соединенные шестой элемент совпадения и второй триггер, а также введены последовательно соединенные элемент объединения, третий триггер и седьмой элемент совпадения, выход которого подключен к вторым входам первого, второго и третьего триггеров, при этом второй выход третьего триггера подключен к дополнительным третьим входам третьего и четвертого элементов совпадения, выходы которых подключены соответственно к первому и второму входам элемента объединения, а вторые входы пятого и шестого элементов совпадения подключены к входу второго делителя частоты, выход которого подключей также к второму входу седьмого элемента совпадения.

5 На фиг. 1 представлена структурная электрическая схема умножителя частоты; на фиг. 2 - временные диаграммы, поясняющие работу умножителя частоты.

Умножитель частоты содержит линию задержки 1, первый и второй ждущие мультивибраторы 2 и 3, первый и второй делители частоты 4 и 5, первый и второй инверторы6 и 7, первый и второй элементы совпадения 8 и 9, фазометр 10, реверсивный счетчик 11, /преобразователь код-напряжение 12, управляемый генератор 13, источник эталонных напряжений 14, компаратор 15, третий и четвертый элементы совпадения 16 и 17, реверсивный сдвигающий регистр 18 и делитель частоты с переменным коэффициентом деления (ДПКД) 19, пятый, щестой и седьмой элементы совпадения 20, 21 и 22, первый, второй и третий триггеры 23, 24 и 25, элемент объединения 26, вход 27 и выход 28 умножителя частоты.

Умножитель частоты работает следующим образом.

Триггеры 23, 24 и 25 включены по схеме ЬК.

Второй делитель частоты 5 должен иметь коэффициент деления не меньще коэффициента пересчета реверсивного счетчика 11.

Реверсивный сдвигающий регистр 18 имеет п разрядов, один из которых установлен в «единичное состояние, а остальные - в «нулевое, разрядность определяется отношением

Квх

П .

где KBX- коэффициент перекрытия

частоты входного сигнала; Кгея- коэффициент перекрытия модулируемой части управляемого генератора 13.

Коэффициент деления ДПКД 19 может принимать значения Кд1и д Кг€нИли Кдп1дг Кге„(п-1),

где - порядковое подключение управ ляющего входа ДПКД к «единичному разряду реверсивного сдвигающего регистра 18. Предлагаемый умножитель частоты работает на принципе фазового сравнения с последующей частотной балансировкой вырабатываемых схемой умножителя импульсов к входным. Фазовое сравнение производится фазометром 10, выполненным на базе 1-К триггера, на первый вход которого поступают импульсы, прощедщие с выхода 28 через первый делитель частоты 4, имеющий коэффициент деления N, равный коэффициенту умножения, второй ждущий мультивибратор 3 и первый инвертор 6, а на второй вход поступают импульсы с входа 27. При этом в зависимости от фазового положения входных и вырабатываемых импульсов фазометр 10 пропускает через первый 8 или через второй 9 элементы совпадения импульсы на суммирующий или вычитающий входы реверсивного счетчика 11, благодаря чему изменяется значение кода на входе преобразователя код-напряжение 12, который задает рабочую точку формирования частоты управляемому генератору 13.

С выхода преобразователя код-напряжение 12 напряжение, пропорциональное выходной частоте управляемого генератора 13, подается на компаратор 15, где производится сравнение с эталонными величинами Vwm и VHOKC. (фиг. 2л), соответствующими граничным значениям freuMi и ген.нввс линейного участка характеристики управляемого генератора 13. Если значение напряжения на выходе преобразователя код-напряжение 12 не выходит за пределы линейного участка модуляционной характеристики управляемого генератора 13, тогда на выходах компаратора 15 будет постоянного сохраняться потенциал, запрещающий прохождение через пятый и щестой элементы совпадения 20 и 21 импульсов со входа 27 на первые входы 0 первого и второго триггеров 23 и 24, а значит и на первых входах третьего и четвертого элементов совпадения 16 и 17 будет поддерживаться запрещающий потенциал для прохождения импульсов с выхода второго делителя частоты 5 на суммирующий или

5 вычитающий вход реверсивного сдвигающего регистра 18, управляющего коэффициентом деления ДПКД 19.

В этом случае (если значение напряжения на выходе преобразователя код-напряжение 12 не выходит за пределы линейного участка

0 модуляционной характеристики управляемого генератора, 13) коэффициент деления ДПКД 19 будет сохранять свое постоянное значение.

Если же значение напряжения на выходе преобразователя код-напряжение 12 хотя бы в интервале одного периода следования входных импульсов выходит за пределы VMKH-V aKc, то автоматически производится соответствующая перестройка коэффициента деления ДПКД 19, при этом производится перевод рабочей точки управляемого генератора на линейный участок характеристики.

На фиг. 2 показан процесс перестройки умножителя частоты, когда входной сигнал промодулирован по частоте и только нижняя полоса частот не соответствует линейному участку модуляционной характеристики управляемого генератора 13 (фиг. 2, интервал ti-12), а импульсы переключения на выходе второго делителя частоты 5 формируются в моменты соответствия линейному участку модуляционной характеристики (фиг. 2, точки ts и 1б).

В исходном состоянии (фиг. 2д,е,ж, в интервале to-ti) триггеры 23, 24 и 25 установлены таким образом, что на первых входах 5 третьего, четвертого и седьмого элементов совпадения 16, 17 и 22 присутствуют запрещающие потенциалы для прохождения через них переключающих импульсов, а на третьих входах третьего и четвертого элементов совпадения 16 и 17 присутствуют разрешающие потенциалы. В момент ti, когда напряжение на выходе преобразователя код-напряжение 12 переходит границу (фиг. 2л), на первом выходе компаратора 15 формируется разрешающий потенциал (фиг. 2в) для прохождения входных импульсов (фиг. 2а) через пятый элемент совпадения 20 на первый вход первого триггера 23 (фиг. 2г). По первому импульсу триггер 23 взводится и на его выходе формируется разрешающий потенциал (фиг. 2д) для прохождения импульсов переключения (фиг. 26), формируемых вторым делителем частоты 5, через третий элемент совпадения 16 (фиг. 2з) на суммирующий вход реверсивного сдвигающего регистра 18 и на первый вход элемента объединения 26. В реверсивном сдвигающем регистре 18 передним фронтом входного импульса производится сдвиг «единицы в следующий разряд, что соответствующим скачком увеличивает коэффициент деления ДПКД 19. Увеличение коэффициента деления ДПКД 19 снижает частоту следования импульсов на выходе 28 (фиг. 2н, точка ts) и на первом входе фазометра 10. Для обеспечения частотной балансировки между входными импульсами и импульсами, приходящими на первый вход фазометра 10, он дает команду на работу реверсивного сче.тчлка 11 в режиме сложения, что вызывает рост напряжения на выходе преобразователя код-напряжение 12 (фиг. 2л, интервал ta-is), обеспечивающий перевод рабочей точки управляемого генератора 13 на линейный участок модуляционной характеристики (фиг. 2м). После вхождения схемы умножителя частоты в режим динамического равновесия на выходе 28 (фиг.2н с момента to) наблюдается значительное снижение погрешности формирования умножения частоты. Одновременно с этим импульс переключения, прошедший через элемент объединения 26, задним фронтом (фиг. 2и, точка t4) взводит третий триггер 25, который ,закрывает третью и четвертую схемы совпадения 16 и 17 (фиг. 2е) и открывает седьмой элемент совпадения 22 (фиг. 2ж). При этом очередной импульс переключения (фиг. 26, точка te) не проходит через третий элемент совпадения 16, что исключает дополнительный сдвиг «единицы в реверсивном сдвигающем регистре 18, а проходит через седьмой элемент совпадения 22 на вторые входы первого, второго и третьего триггеров 23, 24 и 25 (фиг. 2к, точка te), устанавливая их в исходное состояние. После этого устройство готово к очередному анализу величины напряжения на выходе преобразователя коднапряжение 12 и последующей коррекции коэффициента деления ДПКД 19. Аналогично происходит процесс работы умножителя частоты, когда напряжение на выходе преобразователя код-напряжение 12 переходит границу Умакс. Только в этом случае входные импульсы, проходя через шестой элемент совпадения 21, взводят второй триггер 24, который открывает четвертый элемент совпадения 17, пропускающий импульсы переключения на вычитающий вход реверсивного сдвигающего регистра 18, подающего команду на снижение коэффициента деления ДПКД 19. Таким образом, предлагаемый умножитель частоты обеспечивает перестройку коэффициента деления ДПКД при умножении импульсной последовательности немодулированной и промодулированной по частоте, что позволяет по сравнению с известным умножителем частоты, принятым за базовый объект, производить умножение входной импульсной последовательности с девиацией по частоте ц,,Ь Дген.наксу хген.мии Испытания опытного образца показали, что умножение входного сигнала, следующего с девиацией 2 f ген. НИН производится только на линейном участке модуляционной характеристики управляемого сигнала. При этом по сравнению с базовым объектом в данном умножителе частоты точность умножения повысилась более чем в 3 раза. Практическое использование данного умножителя частоты наиболее целесообразно в многоканальных системах магнитной записи, эксплуатируемых в неблагоприятных условиях на автономных системах без присутствия оператора, при воздействии дестабилизирующих факторов, в частности в условиях, при которых входные частоты могут принимать произвольные значения с частотой девиации до {ген.аакс 100%. Экономически выгодной является доработка в соответствии с предлагаемым решением ранее выпущенных и серийно выпускаемых умножителей частоты. Доработка связана с незначительными материальными затратами. При эксплуатации предлагаемого умножителя частоты отпадает необходимость в присутствии оператора, повышается точность и быстродействие.

а

П I 1 I I I II I I I и ими I 1 I I I I I 1 I I I I 111

I I I I I

л

м

н

.-Nffx

/X

.

5 (iz,2

УМНОЖИТЕЛБ ЧАСТОТБ1 по авт. св. № 1061236, отличающийся тем, что, с целью повышения точности умножения частоты при поступлении на вход умножителя частоты частотно-модулированных импульсов, один выход компаратора подключен к первому входу третьего элемента совпадения через введенные последовательно соединенные пятый элемент совпадения и первый триггер, другой выход компаратора подключен к первому входу четвертого элемента совпадения через введенные последовательно соединенные шестой элемент совпадения и второй триггер, а также введены последовательно соединенные элемент объединения, третий триггер и седьмой элемент совпадения, выход которого подключен к вторым входам первого, второго и третьего триггеров, при этом второй выход третьего триггера подключен к дополнительным третьим входам третьего и четвертого элементов совпадения, выходы которых подключены соответственно к первому и второму входам элемента объединения, а вторые входы пятого и шестого элементов совпадения подключены к входу второго делителя частоты, выход которого подключен также к второму входу седьмого элемента совпадения. (/}