УМНОЖИТЕЛЬ ЧАСТОТЫ Российский патент 1995 года по МПК H03B19/00 

Изобретение относится к радиотехнике, а именно к устройствам умножения частоты и слежения за изменением входной частоты и может быть использовано в различных устройствах импульсной техники.

Известен цифровой умножитель частоты, содержащий последовательно соединенные входную шину, формирователь импульсов, первый счетчик импульсов, регистр памяти, установочный вход которого подключен к входной шине, делитель частоты с переменным коэффициентом деления, установочный вход которого связан с выходом формирователя импульсов, и выходную шину, последовательно соединенные опорный генератор, выход которого связан со счетным входом делителя частоты с переменным коэффициентом деления, делитель частоты, второй вход которого подключен к выходу формирователя импульсов, второй счетчик импульсов, второй вход которого объединен с выходом генератора импульсов, и реверсивный счетчик, выход которого связан с вычитающим входом регистра памяти, установочный вход с входной шиной, а счетный вход с выходной шиной, счетный вход первого счетчика импульсов подключен к выходу делителя частоты [1]
Известный умножитель позволяет производить умножение частоты с достаточной точностью при поступлении на вход равномерной монотонной последовательности импульсов. Однако в случае девиации входного сигнала точность умножителя значительно уменьшается и он уже не обеспечивает слежения за изменением частоты входных частотно-модулированных импульсов.

Наиболее близким по технической сущности к изобретению является умножитель частоты, содержащий последовательно соединенные входную шину, линию задержки, первый ждущий мультивибратор, первый делитель частоты, второй ждущий мультивибратор, первый элемент НЕ, фазометр, второй вход которого связан с входной шиной, первый элемент И, второй вход которого подключен через второй элемент НЕ к входной шине, а третий вход к выходу второго ждущего мультивибратора, реверсивный счетчик, второй вход которого через второй элемент И связан с вторым выходом фазометра, преобразователь код-напряжение, компаратор, второй и третий входы которого являются первым и вторым выходом источника эталонных напряжений, третий элемент И, второй вход которого объединен с вторым входом второго элемента И и входной шиной, первый триггер, четвертый элемент И, второй вход которого через второй делитель частоты подключен к входной шине, элемент ИЛИ, второй триггер, пятый элемент И, выход которого объединен с вторыми входами первого и второго триггера, третий триггер, второй вход которого связан через шестой элемент И с вторым выходом компаратора, седьмой элемент И, второй вход которого подключен к вторым входам четвертого и пятого элементов И, а третий вход к третьему входу четвертого элемента И и второму выходу второго триггера, реверсивный сдвигающий регистр, первый и второй входы которого связаны соответственно с вторым и первым входами элемента ИЛИ, делитель частоты с переменным коэффициентом деления, информационный вход которого через управляемый генератор подключен к выходу преобразователя код-напряжение, и выходную шину, которая связана с вторым входом первого делителя частоты, второй вход шестого элемента И объединен с входной шиной [2]
Известное устройство позволяет производить умножение частоты поступающих на вход частотно-модулированных импульсов. Однако оно обладает повышенной погрешностью формирования умноженной частоты, особенно при изменении диапазона входной частоты, и требует большего времени для установления режима умножения.

Целью изобретения является повышение быстродействия при одновременном повышении точности умножения частоты частотно-модулированных импульсов.

Это достигается тем, что в умножитель частоты, содержащий одновибратор, выход которого соединен с первым входом первого элемента И, элемент задержки, генератор импульсов, делитель частоты, информационные входы которого соединены с управляющей шиной, блок стробирования, второй элемент И, выход которого соединен с входом первого счетчика импульсов, первый элемент ИЛИ, первый, второй и третий триггеры, выходы которых соединены соответственно с первыми входами третьего, четвертого и пятого элементов И, вторые входы которых объединены, входную и выходную шины, введены распределитель импульсов, первый и второй блоки совпадений, второй, третий, четвертый, пятый, шестой, седьмой, восьмой и девятый счетчики импульсов, первый, второй, третий и четвертый суммирующий счетчики импульсов, четвертый триггер, второй, третий, четвертый и пятый элементы ИЛИ, выход последнего соединен с выходной шиной, первый вход с выходом первого счетчика импульсов, входом третьего счетчика импульсов и первым входом первого элемента ИЛИ, второй вход с выходом четвертого счетчика импульсов, входом пятого счетчика импульсов и первым входом второго элемента ИЛИ, третий вход с выходом шестого счетчика импульсов, входом седьмого счетчика импульсов и первым входом третьего элемента ИЛИ, четвертый вход с выходом первого элемента И, пятый вход с выходом элемента задержки, входом установки "1" четвертого триггера, вторым входом первого элемента ИЛИ и входом установки третьего счетчика импульсов, информационные входы которого объединены с информационными входами пятого, седьмого и девятого счетчиков импульсов и соединены с управляющей шиной, а выход соединен с входами установки "0" четвертого триггера и "1" первого триггера, вторым входом второго элемента ИЛИ и входом установки пятого счетчика импульсов, выход которого соединен с входами установки "0" первого триггера и "1" второго триггера, вторым входом третьего элемента ИЛИ и входом установки седьмого счетчика импульсов, выход которого соединен с входами установки "0" второго триггера и "1" третьего триггера, первым входом четвертого элемента ИЛИ, входами установки второго и девятого счетчиков импульсов, вход которого соединен с вторым входом четвертого элемента ИЛИ, выходом восьмого счетчика импульсов, вторым входом первого элемента И и входом второго счетчика импульсов, информационные входы которого соединены с управляющей шиной, выход с входом одновибратора, выход генератора импульсов соединен с вторыми входами второго и третьего элементов И, первым входом блока стробирования и входом делителя частоты, выход которого соединен с первым входом элемента задержки и входом первого блока совпадений, первый, второй, третий и четвертый выходы которого соединены соответственно с входами первого, второго, третьего и четвертого суммирующих счетчиков, входы установки которых соединены соответственно с первым, вторым, третьим и четвертым выходами второго блока совпадений. Причем вход установки первого суммирующего счетчика импульсов соединен с вторым входом элемента задержки, информационные входы первого и второго блока совпадений объединены и соединены с информационными выходами распределителя импульсов, вход которого соединен с входом второго блока совпадений и выходом блока стробирования, вход которого соединен с входной шиной, информационные входы первого, второго, третьего и четвертого суммирующих счетчиков импульсов соединены соответственно с информационными входами первого, четвертого, шестого и восьмого счетчиков импульсов, входы установки которых соединены соответственно с выходами первого, второго, третьего и четвертого элементов ИЛИ, входы четвертого, шестого и восьмого счетчиков импульсов соединены соответственно с выходами третьего, четвертого и пятого элементов И, причем выход четвертого триггера соединен с первым входом второго элемента И.

Элемент задержки содержит счетчик импульсов, триггер, элемент И, формирователь импульсов, выход которого соединен с выходом элемента задержки, а выход с выходом счетчика и первым входом триггера, второй вход которого соединен с вторым входом элемента задержки и входом установки счетчика импульсов, а выход с первым входом элемента И, второй вход которого соединен с первым входом элемента задержки, а выход с входом установки счетчика импульсов.

На фиг. 1 приведена функциональная схема предложенного умножителя частоты; на фиг. 2 временные диаграммы, поясняющие работу предложенного умножителя частоты.

Умножитель частоты содержит одновибратор 1, выход которого соединен с первым входом первого элемента И 2, элемент 3 задержки, генератор 4 импульсов, делитель 5 частоты, информационные входы которого соединены с управляющей шиной 6, блок 7 стробирования, второй элемент И 8, выход которого соединен с входом первого счетчика 9 импульсов, первый элемент ИЛИ 10, первый, второй и третий триггеры 11, 12 и 13, выходы которых соединены соответственно с первыми входами третьего, четвертого и пятого элементов И 14, 15 и 16, вторые входы которых объединены, входную и выходную шины 17 и 18.

Дополнительно введены распределитель 19 импульсов, первый и второй блоки 20 и 21 совпадений, второй, третий, четвертый, пятый, шестой, седьмой, восьмой и девятый счетчики 22-29 импульсов, первый, второй, третий и четвертый суммирующие счетчики 30-33 импульсов, четвертый триггер 34, второй, третий, четвертый и пятый элемент ИЛИ 35-38. Выход последнего соединен с выходной шиной 18, первый вход с выходом первого счетчика 9 импульсов, входом третьего счетчика 23 импульсов и первым входом первого элемента ИЛИ 10, второй вход с выходом четвертого счетчика 24 импульсов, входом пятого счетчика 25 импульсов и первым входом второго элемента ИЛИ 35, третий вход с выходом шестого счетчика 27 импульсов, входом седьмого счетчика 27 импульсов и первым входом третьего элемента ИЛИ 36, четвертый вход с выходом первого элемента И 2, пятый вход с выходом элемента 3 задержки, входом установки "1" четвертого триггера 34, вторым входом первого элемента ИЛИ 10 и входом установки третьего счетчика 23 импульсов, информационные входы которого объединены с информационными входами пятого, седьмого и девятого счетчиков 25, 27 и 29 импульсов и соединены с управляющей шиной 6, а выход соединен с входами установки "0" четвертого триггера 34 и "1" первого триггера 11, вторым входом второго элемента ИЛИ 35 и входом установки пятого счетчика 25 импульсов, выход которого соединен с входами установки "0" первого триггера 11 и "1" второго триггера 12, вторым входом третьего элемента ИЛИ 37 и входом установки седьмого счетчика 27 импульсов, выход которого соединен со входами установки "0" второго триггера 12 и "1" третьего триггера 13, первым входом четвертого элемента ИЛИ 37, входами установки второго и девятого счетчиков 22 и 29 импульсов, вход которого соединен с вторым входом четвертого элемента ИЛИ 37, выходом восьмого счетчика 28 импульсов, вторым входом первого элемента И 2 и входом второго счетчика 22 импульсов.

Информационные входы последнего соединены с управляющей шиной 6, выход с входом одновибратора 1, выход генератора 4 импульсов с вторыми входами второго и третьего элементов И 8 и 14, первым входом блока 7 стробирования и входом делителя 5 частоты, выход которого соединен с первым входом элемента 3 задержки и входом первого блока 20 совпадений, первый, второй, третий и четвертый выходы которого соединены соответственно с входами первого, второго, третьего и четвертого суммирующих счетчиков 30-33 импульсов, входы установки которых соединены соответственно с первым, вторым, третьим и четвертым выходами второго блока 21 совпадений. Причем вход установки первого суммирующего счетчика 30 импульсов соединен с вторым входом элемента 3 задержки, и информационные входы первого и второго блоков 20 и 21 совпадений объединены и соединены с информационными выходами распределителя 19 импульсов, вход которого соединен с входом второго блока 21 совпадений и выходом блока 7 стробирования, вход которого соединен с входной шиной 17, информационные выходы первого, второго, третьего и четвертого суммирующих счетчиков 30, 31, 32 и 33 импульсов соединены соответственно с информационными входами первого, четвертого, шестого и восьмого счетчиков 9, 24, 26 и 28 импульсов, входы установки которых соединены соответственно с выходами первого, второго, третьего и четвертого элементов ИЛИ 10, 35, 36 и 37. Входы четвертого, шестого и восьмого счетчиков 24, 26 и 28 импульсов соединены соответственно с выходами третьего, четвертого и пятого элементов И 14, 15 и 16, причем выход четвертого триггера 34 соединен с первым входом второго элемента И 8.

Элемент 3 задержки содержит счетчик 39 импульсов, триггер 40, элемент И 41 и формирователь 42 импульсов, выход которого соединен с выходом элемента 3 задержки, а вход с выходом счетчика 39 и первым входом триггера 40, второй вход которого соединен со вторым входом элемента 3 задержки и входом установки счетчика 39 импульсов, а выход с первым входом элемента И 41, второй вход которого соединен с первым входом элемента 3 задержки, а выход с входом установки счетчика 39 импульсов.

Умножитель частоты работает следующим образом.

Поступающие на входную шину частотно-модулированные импульсы фазируются на блоке 7 стробирования высокочастотными импульсами с генератора 4 и нормируются по длительности (кратно периоду с генератором 4). Нормированная входная импульсная последовательность (фиг.2а) преобразуется распределителем 19 в сигналы, управляющие блоками 20 и 21 совпадений.

На выходах первого блока 20 совпадения формируются пачки импульсов поделенного на делителе 8 в К раз (где К коэффициент умножения) высокочастотного сигнала (фиг.2б, в, н, д). На выходах второго блока 21 элементов совпадения синхронная входная последовательность (фиг.2а) разделяется на четыре последовательности (фиг.2е, ж, з,и). Элемент 3 задержки формирует импульс (фиг. 2к), сдвинутый относительно импульса с первого выхода блока 21 (фиг. 2е), на время τ _зад, которое выбирается из условия
3 ≥ τ_зад ≅ где F_{вх,макс} и F_вх.мин максимальное и минимальное значения частоты входной частотно-модулированной последовательности импульсов.

Благодаря разнесению по времени на τ_зад циклов суммирования и вычитания в парах счетчика 30 и 9, 31 и 24, 32 и 26, 33 и 28 становится возможным цифровое умножение входной модулированной частоты. Процесс умножения входной частоты рассмотрим на примере первого периода, осуществляемого с помощью элементов 8, 9, 10, 23, 31 и 34. Вначале периода импульс (фиг.2е) обнуляется счетчиком 30 и 39 и устанавливает триггер 40 в единичное состояние, которым элемент И 41 открывается. В течение всего периода счетчик 30 суммирует (фиг. 2л) импульсы в пачке поделенных в К раз импульсов высокой частоты (фиг.2б), осуществляя цифровое измерение длительности входного периода.

Счетчик 39 считает импульсы, проходящие через открытый элемент И 41, и в момент, когда значение кода на выходах счетчика 39 будет соответствовать τ_зад., на выходе счетчика 39 появится сигнал, по фронту которого триггер 40 перебрасывается, закрывая элемент И 41 и запрещая прохождение импульсов на счетчик 38. Формирователь 42 из фронта потенциала с выхода счетчика 39 формирует импульс (фиг. 2н), отстоящий от первого импульса входной последовательности (фиг. 2б) на выбранное время τ_зад. Этот задержанный импульс устанавливает триггер 34 в единичное состояние, которое открывает элемент И 8 и разрешает прохождение импульсов высокой частоты на вычитающий вход счетчика 9, обнуляет счетчик 23 и через элемент ИЛИ 10 записывает в счетчик 9 значение кода с выходов счетчика 30. Этот код начинает считываться (фиг.2м) высокой частотой. Выходной сигнал счетчика 9 (фиг.2н) является сигналом, умноженным в К раз, за счет соотношения частот записи с делителя 5 и считывания с генератора 4 по сравнению с выходным сигналом умножителя частоты.

Выходным собственным сигналом (фиг.2а) счетчик 9 производит циклическое перезаписывание кода счетчика 30 (фиг.2л), несущего информацию о периоде входного сигнала. Счетчик 23 считывает количество импульсов умноженной частоты и при равенстве их числу К выдает сигнал, перебрасывающий триггер 34 и запрещающий прохождение через элемент И 8 импульсов высокой частоты на счетчик 9. Этот сигнал счетчика 23 устанавливает триггер 11 в единичное состояние, разрешая прохождения через элемент И 14 импульсов высокой частоты на вычитающий вход счетчика 24, обнуляет счетчик 25 и через элемент ИЛИ 35 записывает в счетчик 24 код счетчика 31, несущий информацию о втором периоде входной частоты. Процесс умножения происходит аналогично, причем для второго периода входного сигнала работают элементы 11, 14, 25, 31 и 35, для третьего периода элементы 12, 15, 26, 27, 32 и 36, для четвертого периода элементы 13, 16, 28, 29, 33 и 37.

Чтобы устранить нарастающую ошибку умножения за счет дискретного процесса измерения периодов входной частоты, последний импульс умноженной частоты четвертого периода с выхода счетчика 28 блокируется на элементе И 3. Счетчик 22 выдает сигнал, соответствующий (К-1)-му импульсу с выхода счетчика 28, по которому одновибратор 1 вырабатывает запрещающий сигнал для К-го импульса счетчика 28. Вместо этого импульса в выходную последовательность импульсов (фиг.2о) умноженной частоты представляется задержанный импульс (фиг.2к).

В предлагаемом умножителе частоты по сравнению с прототипом погрешность умножения определяется соотношением частот входных импульсов и сигнала с генератора и не зависит от линейности рабочего участка характеристики выходного узла, режим умножения наступает через время τ _зад ≅ 3^. τ_вх.мин, что меньше, чем в прототипе, где производится анализ значительно большего числа периодов входного сигнала и после этого начинается коррекция умножения. Кроме того, при переходе на другие диапазоны входной частоты в прототипе требуется перестройка, а предлагаемый умножитель частоты является практически инвариантным к изменению диапазона входной частоты, автоматически отслеживая за этими изменениями.

Предлагаемый умножитель позволяет повысить точность умножения входной частоты в 2-2,5 раза, увеличить быстродействие умножителя почти на порядок за счет ускорения установления режима умножения и инвариантности к изменению диапазонов входной частоты. На вход умножителя подавались частотно-модулированные импульсы с девиацией несущей частоты до ±40%
Практическое использование предлагаемого умножителя частоты наиболее целесообразно в системах записи-воспроизведения цифровой информации, работающим в условиях сильного воздействия дестабилизирующих факторов с большой детонацией скорости лентопротяжного механизма.

Изобретение относится к импульсной технике и может быть использовано в радиотехнике, автоматике и измерительной технике. Цель изобретения повышение быстродействия при одновременном повышении точности умножения частоты частотно-модулированных импульсов. Устройство содержит одновибратор 1, первый элемент И 2, элемент 3 задержки, генератор 4 импульсов, делитель 5 частоты, управляющую шину 6, блок 7 стробирования, второй элемент И 8, первый счетчик 9 импульсов, первый элемент ИЛИ 10, первый, второй и третий триггеры 11, 12 и 13, третий, четвертый и пятый элементы И 14,15 и 16, входную и выходную шины 17 и 18, распределитель 19 импульсов, первый и второй блоки 20 и 21 совпадения, со второго по девятый счетчики 22-29 импульсов, с первого по четвертый суммирующие счетчики 30-33 импульсов, четрвертый триггер 34, со второго по пятый элементы ИЛИ 35-38. Элемент 3 задержки содержит счетчик 39 импульсов, триггер 40, элемент И 41 и формирователь 42 импульсов. 1 з.п.ф-лы, 2 ил.

1. УМНОЖИТЕЛЬ ЧАСТОТЫ, содержащий одновибратор, выход которого соединен с первым входом первого элемента И, элемент задержки, генератор импульсов, делитель частоты, информационные входы которого соединены с управляющей шиной, блок стробирования, второй элемент И, выход которого соединен с входом первого счетчика импульсов, первый элемент ИЛИ, первый, второй и третий триггеры, выходы которых соединены соответственно с первыми входами третьего, четвертого и пятого элементов И, вторые входы которых объединены, входную и выходную шины, отличающийся тем, что, с целью повышения быстродействия при одновременном повышении точности умножения частоты частотно-модулированных импульсов, в него введены распределитель импульсов, первый и второй блоки совпадений, второй, третий, четвертый, пятый, шестой, седьмой, восьмой и девятый счетчики импульсов, первый, второй, третий и четвертый суммирующие счетчики импульсов, четвертый триггер, второй, третий, четвертый и пятый элементы ИЛИ, выход последнего соединен с выходной шиной, первый вход с выходом первого счетчика импульсов, входом третьго счетчика импульсов и первым входом первого элемента ИЛИ, второй вход с выходом четвертого счетчика импульсов, входом пятого счетчика импульсов и первым входом второго элемента ИЛИ, третий вход с выходом шестого счетчика импульсов, входом седьмого счетчика импульсов и первым входом третьего элемента ИЛИ, четвертый вход с выходом первого элемента И, пятый вход с выходом элемента задержки, входом установки единицы четвертого триггера, вторым входом первого элемента ИЛИ и входом установки нуля третьего счетчика импульсов, информационные входы которого объединены с информационными входами пятого, седьмого и девятого счетчиков импульсов и соединены с управляющей шиной, а выход соединен с входами установки нуля четвертого триггера и установки единицы первого триггера, вторым входом второго элемента ИЛИ и входом установки нуля пятого счетчика импульсов, выход которого соединен с входами установки нуля первого триггера и установки единицы второго триггера, вторым входом третьего элемента ИЛИ и входом установки нуля седьмого счетчика импульсов, выход которого соединен с входами установки нуля второго триггера и установки единицы третьего триггера, первым входом четвертого элемента ИЛИ, входами установки нуля второго и девятого счетчиков импульсов, вход последнего соединен с вторым входом четвертого элемента ИЛИ, выходом восьмого счетчика импульсов, вторым входом первого элемента И и входом второго счетчика импульсов, информационные входы которого соединены с управляющей шиной, выход с входом одновибратора, выход генератора импульсов соединен с вторыми входами второго и третьего элементов И, первым входом блока стробирования и входом делителя частоты, выход которого соединен с первым входом элемента задержки и входом первого блока совпадений, первый, второй, третий и четвертый выходы которого соединены соответственно с входами первого, второго, третьего и четвертого суммирующих счетчиков импульсов, входы установки нуля которых соединены соответственно с первым, вторым, третьим и четвертым выходами второго блока совпадений, причем вход установки нуля первого суммирующего счетчика импульсов соединен с вторым входом элемента задержки, информационные входы первого и второго блоков совпадений объединены и соединены с информационными выходами распределителя импульсов, вход которого соединен с входом второго блока совпадений и выходом блока стробирования, вход которого соединен с входной шиной, информационные выходы первого, второго, третьего и четвертого суммирующих счетчиков импульсов соединены соответственно с информационными входами первого, четвертого, шестого и восьмого счетчиков импульсов, входы установки нуля которых соединены соответственно с выходами первого, второго, третьего и четвертого элементов ИЛИ, входы четвертого, шестого и восьмого счетчиков импульсов соединены соответственно с выходами третьго, четвертого и пятого элементов И, причем выход четвертого триггера соединен с первым входом второго элемента И. 2. Умножитель по п.1, отличающийся тем, что элемент задержки содержит счетчик импульсов, триггер, элемент И и формирователь импульсов, выход которого соединен с выходом элемента задержки, а вход с выходом счетчика импульсов и первым входом триггера, второй вход которого соединен с вторым входом элемента задержки и входом установки нуля счетчика импульсов, а выход - с первым входом элемента И, второй вход которого соединен с первым входом элемента задержки, а выход с входом установки нуля счетчика импульсов.