Делитель частоты следования импульсов Советский патент 1985 года по МПК H03K23/00 

а: |

1чЭ

оо

ДЕЛИТЕЛЬ ЧАСТОТЫ СЛЕДОВАНИЯ ИМПУЛЬСОВ, содержащий первый триггер, первый и второй выходы которого соответственно через первый и второй диоды соединены с первой обкладкой первого накопительного конденсатора, подключенной к первому входу первого элемента И-НЕ, и с первой обкладкой второго накопительного конденсатора, подключенной к первому входу второго элемента И-НЕ, вторые входы первого и второго элементов И-НЕ соединены со входной шиной, а вторые обкладки первого и второго накопительных конденсаторов подключены к общей щине, отличающийся тем, что, с целью повышения фазовой стабильности выходных импульсов, в него введены второй и третий триггеры, третий и четвертый элементы И-НЕ и инвертор, вход которого соединен с входной щиной, выход - с первыми входами третьего и четвертого элементов И-НЕ, вторые входы которых соединены с выходами соответственно второго и третьего триггеров, S-входы которых соединены с выходами соответственно первого и второго элементов И-НЕ, причем / -вход второго триггера соединен с выходом третьего эле- g мента И-НЕ и с первым входом пер(О вого триггера, второй вход которого соединен с / -входом третьего триггера и с выходом четвертого элемента И-НЕ.

фиг. 1

Изобретение относится к импульсной технике и может быть использовано в устройствах автоматики и вычислительной техники.

Известны делители частоты следования импульсов, содержащие последовательно соединенные триггеры и элементы обратной связи 1.

Недостаток таких делителей частоты заключается в пропорциональном росте аппаратурных затрат с ростом коэффициента деления, при этом точность реализации заданного коэффициента деления остается достаточно высокой.

Наиболее близким по технической сущности к предлагаемому являтся делитель частоты следования импульсов, содержащий триггер, первый и второй выходы которого через соответственно первый и второй диоды соединены с первым накопительным конденсатором, подключенным к первому входу первого элемента И-НЕ, и с вторым накопительным конденсатором, подключенным к первому входу второго элемента И-НЕ, вторые входы первого и второго элементов И-НЕ соединены с входной шиной, выход второго элемента И-НЕ соединен с первым входом триггера, второй вход которого соединен с выходом первого элемента И-НЕ 2.

Недостаток этого устройства заключается в низкой фазовой стабильности выходных импульсов. Моменты появления выходных импульсов, которые определяются моментом достижения напряжением на накопительном конденсаторе уровня срабатывания элемента И-НЕ, могут изменяться в значительных пределах вследствие нестабильности питающего напряжения, изменения температуры окружающей средь и нестабильности входного тока элементов И-НЕ, которым заряжаются накопительные конденсаторы.

Цель изобретения - повышение фазовой стабильности выходных импульсов.

Поставленная цель достигается тем, что в делитель частоты следования импульсов, содержащий первый триггер, первый и второй выходы которого соответственно через первый и второй диоды соединены с первой обкладкой первого накопительного конденсатора, подключенного к первому входу первого элемента И-НЕ и с первой обкладкой второго накопительного конденсатора, п-одключенной к первому входу второго элемента И-НЕ, вторые входы первого и второй элементов И-НЕ соединены с входной шиной, а вторые обкладки первого и второго накопительных конденсаторов подключены к общей шине, введены второй и третий триггеры, третий и четвертый элементы И-НЕ и инвертор, вход которого соединен с входной шиной, выход - с первыми входами третьего и четвертого элементов И-НЕ, вторые входы которых соединены с выходами соответственно второго и третьего триггеров, S-входы которых соединены с выходами соответственно первого и второго элементов И-НЕ, причем Rвход второго триггера соединен с выходом третьего элемента И-НЕ и с первым входом первого триггера, второй вход которого соединен с -входом третьего триггера и с выходом четвертого элемента И-НЕ.

На фиг. 1 приведена электрическая струк0 турная схема устройства; на фиг. 2 - временные диаграммы, поясняющие его работу.

Делитель частоты следования импульсов, содержит первый триггер 1, первый и второй выходы через соответственно первый и второй диоды 2 и 3 соединены с первым накопительным конденсатором 4, подключенным к первому входу первого элемента И-НЕ 5, и с вторым накопительным конденсатором 6, подключенным к первому

0 входу второго элемента И-НЕ 7, а вторые входы первого и второго элементов И-НЕ 5 и 7 соединены с входной шиной 8, второй и третий триггеры 9 и 10, третий и четвертый элементы 11 и 12 и инвертор 13, вход которого соединен с входной

5 шиной 8, выход - с первыми входами третьего и четвертого элементов И-НЕ 1 I и 12, вторые входы которых соединены с выходами соответственно второго и третьего триггеров 9 и 10, S-входы которых соединены с выходами соответственно первого

0 и второго элементов И-НЕ 5 и 7, -вход второго триггера 9 соединен с выходом третьего элемента И-НЕ 11 и с первым входом первого триггера 1, второй вход которого соединен с -входом третьего триггера 10 и с выходом четвертого элемента И-НЕ 12. Первый триггер 1 выполнен (фиг. 1) в виде двух элементов И-НЕ, аналогично могут быть выполнены и второй и третий триггеры 9 и 10.

Устройство работает следующим образом.

В исходном состоянии триггер 1 находится в одном из двух устойчивых состояний. Пусть на первом выходе триггера 1 присутствует единичный потенциал (фиг. 26), а на его втором выходе - нулевой потенциал (фиг. 2в). На входах

элементов 5 и 7 присутствуют нулевые потенциалы, поэтому единичные потенциалы (фиг. 2е,ж) на выходах этих элементов поддерживают триггеры 9 и 10 в устойчивых состояниях, при которых на их выходах имеются нулевые потенциалы (фиг. 2и,к). В результате на вторых входах элементов II и 12 присутствуют нулевые потенциалы и единичные потенциалы на их выходах (фиг. 2л,м) не приводят к переключению триггера 1. С приходом входного импульса положительной полярности на шину 8 и входы элементов 5 и 7 (фиг. 2а) через другие их входы начинают протекать токи, причем диод 3 при этом открыт, а диод 2

закрыт. Поэтому конденсатор 2 за время действия входного импульса не заряжается (фиг. 2д), а конденсатор 4 подзаряжается на некоторую величину (фиг. 2г). В паузах между входными импульсами входные токи не протекают, и напряжение на конденсаторах 4 и 6 не изменяется. В течение действия N|-ro импульса (Я1 - коэффициент деления верхнего (по схеме плеча) напряжение на конденсаторе 4 достигнет уровня срабатывания элемента 5 (момент ti на фиг. 2) и появляющийся в результате его срабатывания нулевой потенциал опрокидывает триггер 9 (фиг. 2и). Единичный потенциал с его выхода подается на вход элемента 11, на второй вход которого поступает проинвертированная элементом 13 последовательность входных импульсов (фиг. 2н). В момент прохождения заднего фронта N-ro импульса (момент t2) на обоих входах элемента 11 появляются единичные потенциалы, в результате чего он срабатывает (фиг. 2л) и нулевым потенциалом на выходе опрокидывает триггеры 9 и 1 (фиг. 2и,б,в). При этом диод 2 открывается и конденсатор 4 начинает разряжаться. Через

некоторое время, определяемое суммарной длительностью задержки срабатывания элемента 11 и опрокидывания триггера 9, последний возвращается в исходное состояние (момент 1з), а на выходе элемента 11 формируется выходной импульс. При уменьшении напряжения на конденсаторе 4 до уровня нулевого потенциала (момент 14) срабатывает элемент 5 (фиг. 2а), но появляющийся единичный потенциал на его

0 выходе не приводит к опрокидыванию триггера 9. С приходом следующего входного импульса начинает подзаряжаться конденсатор 6 (фиг. 2д) и в нижнем (по схеме) плече устройства происходят процессы, аналогичны описанным выще. Коэффициент деления N нижнего плеча может быть выбран отличным от NI выбором емкости конденсатора 6.

Таким образом, предлагаемое изобретение обеспечивает практически идеальную фазовую стабильность высоких импульсов. что позволяет использовать данный делитель частоты следования импульсов в прецизионных устройствах, где фазовый шум должен иметь минимальное значение.