Умножитель частоты Советский патент 1985 года по МПК H03B19/10 

Изобретение относится к радиотехнике и может использоваться для умножения частоты и слежения за изменением входной частоты в различных радиотехнических устройствах.

Цель изобретения - ускорение . установления режима умножения частоты.

На фиг.1 представлена структурная электрическая схема предложенного умножителя частоты; на фиг. 2 и 3 временные диаграммы его работы.

Умножитель содержит реверсивный счётчик 1, преобразователь 2 кода в напряжение, управляемый генератор 3, первый, второй и третий делители 4-6 частоты, первый, второй,третий и четвертый триггеры 7-10, первый, второй, третий, четвертый и пятый элементы И 1.1-15, элемент НЕ 16, второй, первый и третий элементы ИЛИ 17-19.

Умножитель работает следующим образом.

Триггеры 7-10 выполнены по схеме JK-триггера с раздельным нетактируемым запуском, причем триггеры 7,9 и 10 изменяют свое состояние при появлении на соответствующем входе каждого триггера высокого потенциала, а триггер 8 переключается при появлении на его соответствующем входе низкого потенциала.

Элементы И 11-15 формируют высокий потенциал при одновременном появлении на их входах высокого потенциала.

Элементы ИЛИ 17-19 формируют высокий потенциал при появлении на любом из их входов высокого потенциала,

Делитель 4 частоты имеет коэффициент деления N, равный заданному коэффициенту умножения. При переполнении делителя 4 частоты он обнуляется и на его выходе формируется ко{лоткий положительный импульс.Синхронизация делителя 4 частоты производится инвертированными входными импульсами, во время присутствия которых делитель 4 частоты обнуляется, а на его выходе формируются положительные импульсы той же длительности.

Делитель 5 частоты имеет коэффициент деления N и при переполнении формирует короткие положительные импульсы. Однако синхронизация

его производится первым входным импульсом положительной полярности, появившимся после самостоятельного переполнения.

Делитель 6 частоты формирует короткие положительные импульсы.Выбор его коэффициента деления К производится путем округления до делого числа соотношения К N/n, где N - заданный коэффициент умножения частоты, п - крутизна.модуляционной характеристики устройства (количество импульсов, которые необходимо подать на один из входов реверсивного счетчика 1, чтобы на выходе управляемого генератора 3 частота изменилась в 2 раза). Таким образом, п определяется выражением

гeн

п

2дТ

IftH

- среднее значение периода следования выходной

умноженной частоты; - приращение периода следования импульсов на выходе управляемого генератора 3 при подаче одного импульса на суммирующий вход реверсивного счетчика 1,

2 представлены временные работы умножителя частоты когда

IX

рВ этом а - импульсная последовательность, с частотой следования f , цоступающая на вход згмножителя частоты} В - частота у„„ на выходе

умножителя частоты, Ь - частота следования импульсов на выходе делителя 6 частоты,

- инвертированные эле ментом НЕ 16 входные импульсы;

g - импульсы на выходе делителя 4 частоты,

- импульсы на выходе элемента И 15;

з« - сигнал, формируемый триггером 8}

I - серия импульсов, пропускаемых элементом И 12; ц - импульсы, поступающие на вычитаюпщй вход реверсивного счетчика 1. На фиг.З представлены временные диаграммы работы умножителя частоты в случае, когда 1 N к - входная импульсная при этом последовательность,поступающая на вход умно .жителя частоты с часто той f, - частота ,„„ на выходе умножителя частоты, к - импульсы на выходе второго делителя 5 час тоты , н - частота следования импульсов на выходе третьего делителя 6 ча тоты, о - сигнал, формируемый первым триггером 7; ч - импульсы, формируемые первым элементом И 11 обеспечивающие синхронизацию второго делителя 5 частоты и перв го и третьего триггеров 7 и 9; f - импульсы, прошедшие через второй элемент ИЛИ 18, с - сигнал, формируемый третьим триггером 9J - импульс на выходе чет вертого элемента И 14 N - сигнал, формируемый четвертым триггером 1 Р - серия импульсов на выходе третьего элемента И 13; л - серия импульсов, пост пающих на суммирующий вход реверсивного счетчика. В случае когда делитель 4 частоты до прихода синхронизирующего импульса с вькода элемента НЕ 16 на его второй вход (фиг.2г, точка tj) самостоятельно обнуляется и формирует короткий им пульс (фиг.2д, точка t), который. 6 4 пройдя через элемент И 15 (фиг.2е), взводит триггер 8 (фиг,25|0. В момент времени t (фиг.2а) входной импульс устанавливает триггер 8 в исходное состояние (фиг.. На входе элемента И 12 формируется разрешающий потенциал для прохождения импульсов с выхода делителя .6 частоты (фиг.26) на первый вход элемента ИЛИ 19 (фиг.2з). С выхода элемента ИЛИ 19 на вычитающий вход реверсивного счетчика 1 (фиг.2ц) проходят импульс с выхода элемента И 15 и пачка импульсов с выхода элемента И 12, количество которых в пачке пропорционально разнице между периодом следования входных импульсов и временем загрузки делителя 4 частоты. При этом каждый импульс, прошедший на вычитающий вход реверсивного счетчика 1, снижает период следования импульсов на выходе управляемого генератора 3 иа /|Tt«H Если после этого сохраняется соf. отношение f. -, то в следую Вк - N щем периоде входных импульсов описанный процесс повторяется снова. Однако, если изменяется соотношение между f., и f то на выходе дехштеля 4 частоты присутствуют только импульсы, во времени и по длительности совпадающие, а по полярности.- противоположные импульсам, поступающим на второй вход элемента И 15, что исключает возможность взвода триггера 8 и работу реверсивного счетчика 1 в режиме вычитания. В этом случае после самостоятельного обнуления делителя 5 частоты (фиг. 3, t,,) задним фронтом подтверждается исходное .нулевое состояние триггеров 9 и 10 и взводится триггер 7, который после этого обеспечивает прохождение первого входного импульса (фиг.3k, интервал tj-tj) через элемент И 11 (фиг.Зи), который обнуляет делитель 5 частоты (фиг.За), а задним фронтом устанавливает в исходное состояние триггер 7 (фиг.Зд, tj) и взводит триггер 9 (фиг.3с, Таким образом, делитель 5 частоты засинхронизирован делителем 4

частоты после самостоятельного обнуления входным импульсом.

Следующий за ним второй входной импульс (фнг.3((, интервал ), пройдя через элемент И 14 (фиг.Зт) и элемент ИЛИ 17, поступает на суммирующий вход реверсивного счетчика (фиг. Зя, интервал ), а также задним фронтом взводит триггер 10 (4иг.3у), на котором формируется интервал рассогласования между периодом следования входных импульсов И периодом заполнения делителя 5 частоты (фиг.ЗУ, интервал tf-t). В зтом интервале на суммирующий вход реверсивного счетчика 1 через элемент ИЛИ 17 (фиг.З) поступает пачка импульсов, которыми производится соответствующее увеличение частоты генерации управляемого генератора 3.

При этом элемент ИЛИ 18, связанный с входом умножителя частоты и

выходом делителя 5 частоты, обеспечивает синхроннаагдию триггера 9 от входных импульсов и дополнительное его переключение от импульсов делителя 5 частоты в режиме работы,

когда fgj, -jX что исключает в

этом случае суммирующий режим работы реверсивного счетчика 1.

В предложенном умножителе частоты за счет того, что она позволяет за один период производить перестройку выходной частоты на величину до

&fit4 N

К

где N - заданный коэффициент умножения частоты;

К - коэффициент деления третьего делителя 6 частоты, значительно ускоряется установление режима умножения частоты.

УМНОЖИТЕЛЬ ЧАСТОТЫ, содержащий .последовательно соединенные реверсивный счетчик, преобразователь кода в напряжение, управляемый генератор и первый делитель частоты, последовательно соединенные второй делитель частоты, первьй триггер и первый элемент И, последовательно соединенные второй триггер и второй элемент И, а также элемент НЕ, вход которого соединен с первым входом второго триггера, и точка их соединения является входом умножителя частоты, при этом выход управляемого генератора является выходом умножителя частоты, отличающийс я тем, что, с целью ускорения установления режима умножения частоты, в него введены последовательно соединенные первый элемент ИЛИ, первый вход которого соединен с первым входом второго триггера и вторым входом первого элемента И, третий триггер, третий элемент И, второй вход которого соединен с первым входом первого элемента ИЛИ, четвертый триггер, четвертый элемент И и второй элемент ШШ, выход которого соединен с суммирующим входом реверсивного счетчика, а второй вход - с выходом третьего элемента И, между выходом управляемого генератора и вторым входом второго элемента И введен третий делитель частоты, выход которого соединен также с первым входом второго делителя частоты, а выход - с вторым входом четвертого элемента И, меж§ ду выходом первого делителя частоты и вычитающим входом реверсивного счетчика введены последовательно соединенные пятый элемент И и третий элемент ИЛИ, при этом первый вход третьего элемента ИЛИ соединен также с вторым входом второго триггера, выход элемента НЕ соединен с вторым входом первого делителя частоты и вторым входом пятого элемента И, выход второго элеменQD СЛ та И соединен с вторым входом третьего элемента ИЛИ, выход первого элеа мента И соединен с вторым входом первого триггера, вторым входом третьего триггера и вторым входом второго делителя частоты, выход второго делителя частоты соединен с вторым входом первого элемента ИЛИ и вторым входом четвертого триггера.