Устройство контроля сопротивления изоляции электрической сети Советский патент 1985 года по МПК G01R27/18 

1 . Изобретение относится к электроизмерительной технике и может быть Использовано для выявления наименьшего из сопротивлений изоляции полю сов сети относительно общей шины электрических сетей постоянного ток находящихся под напряжением с целью определения неисправного полюса сет Цельизобретения - повьппение оперативности контроля определения не-, исправного полюса сети путем выявления наименьшего из сопротивлений изоляции полюсов сети, . На чертеже представлена функциональная схема устройства контроля сопротивления изоляции электрической сети. Устройство содержит электрическую сеть 1, шунтирующий резистор 2, клю чи 3 и 4, сумматор 5, ключ 6, усили тель-ограничитель 7, запоминающие элементы 8 и 9, ключи 10 - 12, запо минающие элементы 13 и 14, ключ 15, индикатор 16 неисправного полюса се ти, нуль-орган 17, блок управления, шину 19 запуска, переменный резистор 20. I . . В устройстве контроля сопротивле ния изоляции полюса электрической сети 1 связаны через ключи 3 и 4 с первым выводом резистора 2, второй вывод которого подключен к корпусу, к которому также подключены вторые входы запоминающих, элементов 8, 9, 13, 14 и третий вход сумматора 5, первьй вход запоминающего элемента В подключен к выходу ключа 6 и вход ключа 12, первый вход запоминающего элементу 9 соединен с выходом ключа . 10 и входом ключа 15, входы ключей и 6 соединены с положительным полюсом электрической сети 1, а входы ключей 4 и 10 - с отрицательным пол сом сети 1, неподвижный вывод переменного резистора 20 подключен к отрицательному полюсу электрической сети 1, выходы ключей 12 и 15 соединены соответственно с входами запоминающих элементов 13 и 14 и с первым и вторым входами нуль-органа 17, третий и четвертый входы последнего соединены с подвижным контактом резистора 20 и с отрицательным полюсом сети соответственно первьй и второй входы сумматора 5 соединены с выходами ключей 12 и 15, выход сумматора 5 соединен с входом усилителя-ограничителя 7, 652 с кодирующим элементом, выход которого соединен с входом ключа 11, а выход последнего - с индикатором 16 неисправного полюса сети, управляющие входы ключей 3, 6, 15 и ключей 4, 10, 12 подключены соответственно к первому и второму выходам блока 18 управления, вход которого подключен к шине 19 запуска, выход нуль-органа 17 соединен с входом управления ключа 11. Усилитель-о.граничитель 7 может быть выполнен на операционном усилителе серии 544 без обратной связи. Кодирующий элемент может представлять собой преобразователь уровней напряжений насьш1ения операционного .усилителя в напряжения, соответствующие 1 и О i блок 18 управления генератор прямоугольных импульсов, выполненньгй на ТТЛ, импульсы которого поступают на вход логической схемы, а выходы последней соединены с обмотками реле, которые осуществляют переключение ключей 3,4, 6, 10, 12 и 15. .Принцип работы устройства.заключается в следующем. По сигналу запуска, поступающему с шины 19 запуска в блок 18 управления в момент времени t 0, блок 18 управления сформированным импульсом управления подключает к положит тельному полюсу сети 1 периодически с помощью ключа 3 шунтирующий резистор 2 и запоминающий элемент 8, при этом ключи 4, 10 и 12 разомкнуты, а ключи 3, 6 и 15 замкнуты. Напряжение положительного полюса сети 1 относительно корпуса при подключенном резисторе 2 фиксируется на запоминающем элементе 8 и равно Rui Ri и 1 - к7г-т-г;( где R - сопротивление изоляции положительного полюса электрической сети 1 относительно корпуса; Rj - сопротивление изоляции отрицательного полюса электрической сети 1 относительно корпуса; (ц шунтирующее активное сопротивление резистора 20; и - напряжение электрической сети 1.

31

в следующий период измерений блок 18 управления размыкает ключи 3, 6 / и- 15, а ключи 4, 10 и 12 замыкает. Шунтирующий резистор 2 и запоминающий элемент 9 оказываются подключенными к отрицательному полюсу сети 1. Напряжение этого полюса относительно корпуса с подключенным шунтирующим резистором 2 фиксируется на запоминающем элементе 9 и равно

и

2 ()

Одновременно напряжение, зафиксированное на запоминающем элементе 8, переписывается в запоминакяций элемент 13. В следующий период измерений замыкаются ключи 3, 6. и 15 и размыкаются ключи 4, 10 и 12, напряжение с запоминающего элемента 9 переписывается в запоминающий элемент 14. .

После каждого этапа коммутации на первые два входа нуль-органа 17 подается сумма напряжений и U при этом на входы 3 и 4 нульоргана 17 с переменного резистора 20 подается опорное напряжение, соответствзтзщее пороговому значению эквивалентного сопротивления изоляции

««. if:|; - о («

+ и

(4) относительно U + Uj, , полУ

Кш

+и

и

+ RW

R

3ke

762654

Из формул (5) и (3) гзидно, что для контроля Rp((5 достаточно сравнить и + Uj с опорным напряжением Upr,

Одновременно на входы сумматора 3 5 . подаются напряжения с запоминающих элементов 13 и 14. Сумматор 5 производит сложение величин этих напряжений, что равносильно вычитанию модулей значений этих напряжений

|„,,Чи,,.|--|- -; Ь -Ь(6,

дтсюда следует, что если lUv,|-|U2l 1 .0, то R.- Rj 0, следовательно Rj, т.е. знак + соответствует меньшему сопротивлению изоляции вычитаемого полюса сети 1 (отрицательного полюса); если (U2KO, 0 то R - Rj 0, следовательно R.R2, )т.е. знак - соответствует меньшему сопротивлению изоляции, вычитаю- |щего полюса сети 1 (положительного i полюса).

Результат поступает на усилительограничитель 7 с кодирующим- элементом, который производит усилие с ограничением выходного сигнала сумматора 5 и преобразует уровни напряжений насыщения усилителя-ограничителя

7 в напряжения, соответствующие 1

или О, а выходной сигнал последнего поступает на вход индикатора 16 неисправного полюса сети через ключ

5 11, и индикатор 16 неисправного

Полюса сети указывает, какой из полюсов сети 1 имеет меньшее сопротивление изоляции.

УСТРОЙСТВО КОНТРОЛЯ СОПРОТИВЛЕНИЯ ИЗОЛЯЦИИ ЭЛЕКТРИЧЕСКОЙ СЕТИ, содержащее шунтирующий резистор, первый вывод которого соединен с объединенными выходами niepBoro и второго ключей, входы которых подключены к полюсам контролируемой сети, второй вывод шунтирующего резистора соединен с корпусом (землей), четыре запоминающих элемента, нуль-орган, третий вход которого соединен с подвижным контактом переменного резистора, один неподвижный вывод которого соединен с отрицательным полюсом контролируемой сети и с четвертым входом нуль-органа, первый вход которого соединен через последовательно соединенные третий и четвертый ключи с положительным полюсом контролируемой сети и с входом третьего запоминающего элемента, второй вход - через последовательно соединенные пятый и шестой ключи с отрицательным полюсом контролируемой сети и с входом четвертого запоминающего элемента, другой неподвижный вывод переменного резистора соединен с положительным полюсом сети, входы первого и второго запоминающих элементов соединены соответственно с выходами четвертого и шестого ключей, другие входы запоминающих элементов объединены и подключены к корпусу (земле), блок управления, первый выход которого соеi динен с управляющими входами первого, четвертого и пятого ключей, второй (Л выход - с управляющими входами второго, третьего и шестого ключей, о тличающееся тем, что, с целью повышения оперативности контроля, введены последовательно соединенные сумматор, усилитель-ограничитель с кодирующим элементом, седьмой ключ, индикатор неисправного полюса сети, управляющий вход седьмого ключа соединен с выходом нуль-органа, входы сумматора соединены соответственно с выходами третьего и пятого ключей, третий вход сумматора соединен с корпусом (землей), вход блока управления соединен с шиной запуска.