Устройство для умножения чисел по модулю Советский патент 1985 года по МПК G06F7/49 

111871 Изобретение относится к- вычислительной технике и может быть использовано в системах и устройствах, функционирующих в системе остаточных классов.5 Цель изобретения - упрощение устройства. На чертеже представлена структурная схема устройства для умножения чисел по модулю. 10 Устройство содержит первый 1 и второй 2 входы устройства, первый 3 и второй 4 входные регистры, первый 5 и второй 6 дешифраторы, три группы элементов ИЛИ 7-9. четьфе 15 группы элементов И 10-13, вход 14 управления устройства, пять элементов ИЛИ 15-19, два элемента И 20 и 21, табличный вычислитель 22 значений вида & (mod Р/2)+Р/2, вькод- 20 ной регистр 23, шифратор 24, выход 25 устройства. Шифратор 24 служит для преобразования операндов унитарного кода 25 в двоичный. I Табличный вычислитель 22 представляет собой двухвходовое ПЗУ. Количество элементов И в узлах табличного вычислителя 22 равно Р-2 (-) , где Р - модуль умножения. Входные операнды устройства лежат в интервале 1. 6 А , вб Р-1 табличного вычислителя, а входные операн- 35 ды табличного вычислителя 22 l.a.X.ti. Известно, что для операндов„представленных в искусственной форме А А + Р/2, в В + Р/2, результат операции модульного умножения представляется в виде (АВ) А В или (АВ) А В +Р/2. В предлагаемом устройстве табличному вычислителю 22 присваиваются значения (mod Р/2)+Р/2, представленные в табл.1. Такое кодирование позволяет не- 50 посредственно установить взаимно однозначное соответствие между кодами чисел в искусственной форме и кодами чисел в обычном представлении. В табл.1 знаком (+) отмечены случаи, 55 когда (а/ЗУ а/з(mod Р) . В табл.2 представлены операнды в искусственной форме для Р 14. 7 опе пре сам за цы чес вхо вых гру вкл О дул ды паю гис пос рат ров Таблица 2 () Таким образом, при реализации рации модульного умножения в длагаемом изобретени$1 происходит окоррекция результата операции счет внутренней структуры табливычислителя 22 (таблица 1). Колитво входных шин в каждой группе дов вычислителя 22 равно одных шин (Р-1). Дешифраторы 5 и 6 имеют две ппы выходов, каждая из которых ючает в себя соответственно Р- .Р+2 тъ л ч --2 т выходов. Устройство для умножения по мою работает следующим образом. По входам 1 и 2 входные операнА и в в двоичном коде постут на соответствующие входные ретры 3 и 4, с выходов которых тупают на соответствующие дешифоры 5 и 6. С выходов дешифрато5 и 6 операнды А и в в деся3

тичном коде поступают на соответстствующие элементы ИЛИ 7 и 8, с выходов которых операнды а и и (А (у;, а ), В (у;,)) через элементы И 10 и 11 групп, которые одновременно открываются сигналом 14, поступают на входы табличного вычислителя 22. Выходной сигнал табличного вычислителя 22, соответствующий значению а/5 (mod Р/2)+Р/2 поступает на первые входы К-го элемента И 12 группы и К-го элемента И 13 группь (К 1,2, ...,Р-1). Если Уд У о , то элементы И 20 и 21 закрыты и выходной сигнал элемента ИЛИ 19 отсутствует. Элементы И 12 группы открыты, а элементы И 13 группы закрыты (на первый запрещающий вход элемента И 12 группы сигнал с выхода элем.ента ИЛИ 19

1871614

не поступает). В этом случае сигнал с выхода К-го элемента И 12 группы поступает на вход К-го элемента ИЛИ 9 группы, с выхода которого сигнал 5 поступает на вход регистра 23 и далее поступает на шифратор 24, с выхода которого результат операции модульного умножения в двоичном коде поступает на выход 25 устрой10ства.

Если УА У У в,то сигнал с выхода элемента ИЛИ 19 присутствует. Этот сигнал закрывает элементы И 12 группы и разрешает прохождению сигнала с выхода табличного вычислителя 22 через элементы И 13 группы. В этбм случае сигнал с выхода К-го элемента И 14 поступает на вход (Р-К)-го элемента ИЛИ 9 группы.

УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ ЧИСЕЛ ПО МОДУЛЮ, содержащее два входных регистра, два дешифратора, три группы элементов ИЛИ,четыре группы элементов И,табличный вычислитель значений вида а . (mod Р/2)+Р/2 пять элементов ИЛИ, два элемента И и шифратор, причем входы первого и второго операндов устройства соединены соответственно с входами первого и второго входных регистров, выходы которых соединены соответственно с входам первого и второго дешифраторов, первые группы выходов которых соединены соответственно с первыми входами элементов ШШ первой и второй групп и входами первого и второго элементов ИЛИ, а вторые группы выходов - с вторыми входами элементов ИЛИ первой и второй групп и входами третьего и четвертого элементов ИЛИ соответственно, выходы первого и четвертого элементов ИЛИ соединены соответственно с первым и вторым входами первого элемента И, выход которого соединен с первым входом пятого элемента ИЛИ,второй вход которого соединен с выходом второго элемента И, первый и второй входы которого соединены соответственно с выходами второго и третьего элементов ИЛИ, выходы элементов ИЛИ первой и второй групп соединены соответственно с первыми входами элементов И первой и второй , групп, вторые входы которых соединены с входом управления устройства, а выходы - соответственно с пер(Л вой и второй группами входов табличного вычислителя значений вида (mod Р/2)+Р/2, выходы которого соединены соответственно с первыми входами элементов И третьей и четвертой групп, вторые входыкоторых соединены с выходом пятого элемента ИЛИ, а выходы - с первыми и вторыми входами элементов ИЛИ третьей группы, отличающееся ON тем, что, с целью упрощения, в него введен выходной регистр, информационные входы которого соединены с выходами элементов ИЛИ третьей группы, а выходы - с входами шифратора, выход которого соединен с выходом устройства.