Автоматический синхронизатор Советский патент 1985 года по МПК H02J3/42 

-

Изобретение относится к электроэнергетике, в частности к технике автоматизации режимов работы электр агрегатов переменного тока, и может быть использовано при их автоматическом включении на параллельную работу друг с другом и с промышленной- сетью .

Целью изобретения является расширение диапазона допустимой разнасти частот -.при сохранении точности включения.

На фиг.1 приведена структурная схема предлагаемого синхронизатора; на фиг.2 - пример вьшолнения элемента временной задержки, на фиг. 3 временные диаграммы, поясняющие работу этого элемента5 на фиг. 4 и 5 - временные диаграммы, поясняющие работу автоматического синхронизатора.

Устройство содержит два формирователя 1 и 2 прямоугольных импульсов, осуществляющих преобразование синусоидальных напряжений синхронизируемых источников Up и U в соответствующие последовательности прямоугольных импульсов, первый логический элемент ИЗ, четыре элемента 4-7 временной задержки, четыре синхронных D -триггера , второй и третий логические элементы И 12 и 13, а. также выходной логический элемент ИЛИ 14. На один из формирователей .1 и 2 подается сигнал с обратной фазировкой.

Приведенная на фиг.1 структурная схема соответствует одному из вариантов исполнения элементов временной задержки и случаю использования D -триггеров с записью по переднему фронту синхронизирующего импульса на С-входах.

При другихвариантах исполнения элементов 4-7 временной задержки и С-входов J5 -триггеров 8-11 соответствующим образом используются либо прямые, либо инверсные выходы соответствующих D-триггеров.

Элемент задержки осуществляет задержку перехода из единицы в нуль При единичном уровне на входе элемента задержки конденсатор заряжен через диод, на выходе элемента задержки уровень логической единицы. Для согласования логических уровней и одновременно в качестве порогового

019552

элемента на выходе задержки применен буферньй-логический элемент.

При переходе входного сигнала из единицы в нуль конденсатор разряжается через сопротивление, осуществляя временную задержку фронта сигнала, при обратном переходе из нуля в единицу конденсатор практически мгновенно заряжается через

Q ДИОД. Таким образом, на выходе элемента задержки формируется укороченный импульс (укороченная пауза) на заданное время.

Автоматический синхронизатор с

)5 дискретно-постоянным углом опережения работает следующим образом.

Отформированные формирователями 1 и 2 прямоугольные импульсы поступают на логический элемент ИЗ, выход которого для согласования с последующими элементами может быть инвертирующим.

При этом вследствие того, что один из входных сигналов подается

25 с обратной фазировкой, т.е. перевернут на 180 эл.град., получаемые на выходе элемента 3 импульсы соответствуют текущему значению разности фаз.

JQ КЬ пульсы с длительностью utty соответствующие текущему значению разности фаз, формируются на выходе элемента ИЗ. Для согласования с элементами временной задержки в случае их исполнения, как показано на фиг. 2, элемент .И 3 вьтолнен с инвертирующим выходом. Соответственно, для указанного исполнения элементов временной задержки должны использоваться прямые или инвертирующие выходы Э -триггеров 8-11, как показано на структурной схеме на фиг.1. При других исполнениях элементов временной з.адержки соответственно на тех же -триггерах может изменяться подключение прямых и ин- : версных выходов.

Отформированный.и проинвертированный импульс поступает на первый элемент 4 временной задержки,

который осуществляет задержку перехода из логической едини1;ы в нуль на время о, . В результате, если Aiui, на выходе элемента задержки отформировывается импульс (пауза) 5 длительностью ii i - t, и по переднему фронту импульса (по концу ) с элемента 3 в D -триггер 8 записывается нулевой логический уровень.

так как в этот момент нулевой урове на выходе элемента 4 задержки. В противном случае, т.е. при u-tyto, на выходе элемента задержки 4 постоянно уровень логического нуля и в триггер 8 записываются состояния логической единицы. .

Таким образом, на ввкоде (прямом D-триггера 8 уровень, логического нуля пока Лcq J, , где С, - время, соответствующее заданному.углу опережения cfa .

При этом , С, и связаны соотношением ,-. где TI, - ноТ,

минальное значение периода.

При A-i, i С, на выходе D -триггера 8 -уровень логической единицы.

Таким образом,, на выходе триггера 8 отформировывается импульс, идентифицирующий область/i( q соответственно переход состояния триггера из уровня логической единицы в логический нуль соответствует заданному углу опережения tf дп, .

Формирукщийся на выходе первого элемента задержки в -случае, если

а

to о, . импульс поступает на второй элемент 5 временной задержки с временем задержки с . В. результате аналогично с триггером 8, на выходе триггера 9 отформировьшается импуль (пауза), идентифицирующий область

/ f/for.2- И Элементы 6 и 7 временной задержки совместно с триггерами 10 и 11 п импульсу с длительностью, соответствующей времени нахождения в области /Atf/ Чопг осуществляют выделение двух зон длительности периода биений с, -г у гйе ь i - разность частот между напряжениями синхронизируемых источников.

Длительность нахождения

в зоне 1 ifl Указывает на тельность периода биений и связана с ним соотношением

S-tfoni-Ts

Т7

Элементы 6 и 7 временной задержки осуществляют задержку перехода из уровня логического нуля в уровень логической единицы сигнала с выхода D -триггера 9на заданное время 4,, и t2 соответствующее двум граничным значениям периода биений:

trT,

(t,2)T.

TSи 1

2.4с

опг чопг Аналогично с работой триггеров

J и 9 и элементами 4 и 5 задержки по переднему фронту импульса на С-входах D -триггерЬв 10 и 11 в них записывается логический уровень, полученньй в резуль ате задержки

импульса Cf ,„ соответственно на время t, и г т.е. в триггер 10 записывается уровень логической единицы при ,(,„2 логический ноль при -ti ti , В соответ;ствующие логические состояния устанавливаются и выходы триггера 10. В триггер 11 записьюается уровень логической единицы при (fonz 2 и логический ноль при -tui -fc, ft,

on 2- .

0 Соответствуюпще уровни устанавливаются на выходах триггера 11.

В зависимости от состояний выходов триггеров 10 и 11 через логический элемент И 12 или 13 и схему ИЛИ

5 1 на выход .устройства проходит

сигнал либо с выхода триггера 8, либо с выхода триггера 9, который далее усиливается и поступает на автомат генератора с соответствующим

Q углом опережения, if (,„, либо ол г

Сигнал с углом cf , проходит на выход устройства в случае, если TS,) T.e.ui л12 и Чоп t) Р этом разность, частот достаточно мала и для наиболее

5 точного включения можно установить меньший угол включения f on i .

При такой bi импульс больИ t, и t, ttj.; поэтому ОН ПРОХОше

дит через оба элемента 6 и 7 задерж0ки, и оба триггера 10 и 11 устанавливаются в состояние логического нуля (на прямом выходе). Тогда с инверсного выхода триггера 11 на вход элемента И 12 поступает разрешающий сигнал и на выход устройства проходит сигнал с триггера 8.

При больщем значении Ai ( а , - л i когда включение на параллельную работу с заданным углом опережения tfoni в действительности будет происходить за зоной / т.е. с недопустимой ошибкой, импуль tu.- попадает в диапазон

-Чоп55

..

Поэтому Г риггеры 10 и 11 установятся в состояние соответственно:

логический нуль и логическая единица. При этом уровни логической единицы поступят на оба входа управления элемента И 13. и через него на выход устройства будет проходить сигнал с углом опережения cpopj,. Соответственно сигнал на включение в диапазоне л1, bi будет поступать уже с другим углом опережения ср„„ ,. При недопустимо большой

I оп Z t J.

разности частот, т.е. при л± ы

импульс i t on г становится меньше и t, и -t, t и и® проходит ни через элемент 6 ни через элемент 7 и оба триггера и 10 и 11 устанавливаются в состояния логической единицы, запрещая таким образом прохождение импульсов на выход устройства через элемент И 12 и через элемент И 13.

Разбиение зон перехода от одного

угла опережения к другому углу опережения осуществляется таким образом, чтобы для заданного времени, срабатьшания автомата генератора 5 обеспечивалось включение на параллельную работу с ошибкой, равной меньшему углу опережения. Таким образом, для заданной ошибки по углу включения обеспечивается расширение 10 допустимых значений разности частот что особенно важно для условий рабо изделий передвижной энергетики, где разность частот синхронизируемых источников может достигать величины

15 г Гц.

Обеспечить ошибку по углу Ъкл1йчения, например, меньшую 18 эл.град для синхронизатора с одним углом 20 опережения удается только в диапазоне 0-1 Гц.

АВТОМАТР1ЧЕКИЙ СИНХРОНИЗАТОР, содержащий два формирователя прямоугольных импульсов,.синхронный D -триггер и логический элемент И, отличающийся тем, что, с целью расширения диапазона допустимой разности частот при сохранении точности включения, устройство снабжено четырьмя элементами временной задержки, вторым, третьим и четвертым синхронными 1 -триггерами, вторым и третьим логическими элементами И и выходным логическим элементом ИЛИ, при этом входы первого логического элемента И подключены соответственно к выходам первого и второго формирователей прямоугольных импульсов, а выход подключен к входу первого элемента задержки и соединен с объединенными С -входами первого и второго Э -триггеров, D -вход первого из которых подключен к выходу первого элемента задержки и к входу второго элемента задержки, а О -вход второго У -триггера - к выходу второго элемента задержки, вход треть:его элемента задержки подключен к выходу второго I -;триггера, а выход - к D -входу третьего -триг-. гера и входу четвертого элемента задержки, выход четвертого .элемента задержки подключен к D -входу (Л че.твертого В -триггера, С -входы третьего и четвертого D -триггеров , объединены и подключены к выходу второго и -триггера, первый и . второй входы второго логического элемента И соединены соответственно с выходом первого и четвертого 0-триггера, а первый, второй и третий входь третьего логического элемента И соединены соответственно с выходом второго, третьего и четвертого 33 -триггеров, выходы второго и третьего логических элементов И подключены к входам выходного логического элемента ИЛИ.

фи9.2

фиг. 3

1201955

t

t