Устройство для управления двухфазным тиристорным преобразователем тягового электропривода постоянного тока транспортного средства Советский патент 1986 года по МПК B60L15/08 

а выход - к усилителю отпирающих импульсов.

2. Устройство по П.1, отличающееся тем, что блок измерения коэффициента заполнения преобразователя содержит ключи, элементы И, триггеры, -компараторы, источники опорного напряжения и интеграторы, входы которых являются первым и вторым входами блока измерения, а выходы соединены с входами соответствующих компараторов, другие входы которых подключены к источникам опорного напряжения, выход первого компаратора подключен к одному входу первого триггера, а выход второго компаратора - к одному из входов перво1

Изобретение относится к транспорту, в частности к устройствам управления тиристорными преобразователями тяговых электроприводов постоянного тока для транспортных средств.

Цель изобретения - повышение надежности.

На фиг.1 представлена блок-схема предлагаемого устройства; на фиг.2 - блок-схема блока измерения коэффици- ента заполнения преобразователя; на фиг.З - временные диаграммы токов и напряжений элементов устройства, поясняюпще его работу.

Устройство (фиг.1) содержит иден- тичные каналы 1 и 2 регулирования токов фаз двуз фазного тиристорного преобразователя 3. Каждый канал 1 и регулирования токов фаз включает в себя преобразовательный узел 4 тока, соединенный выходом с блоком 5 сравнения и блоком 6 инверсирова- ния. Формирователи 7 и 8 блокирующих и задержанных импульсов подключены к ген ератору. 9 тактовых им- пульсов. Второй вход блока 5 сравнения подключен к источнику 10 напряжения задающего сигнала. Один выход блока 5 сравнения соединен с вторым входом блока 6 инверсирования, а его другой выход, выход блока 6 и выходы формирователей 7 и 8 подключены к входам коммутатора 11. Два

го элемента И, второй вход которого является третьим входом блока измерения, а выход соединен с другим вхо- .дом первого триггера, выходы которого соединены соответственно с одними из входов второго и третьего элементов И, другие входы которых являются пятым входом блока измерения, а выходы соединены с входами второго триггера, выходы которого являются выходами блока измерения и соединены через первый и второй ключи с первыми входами компараторов, причем третий ключ соединен выходом с входом первого компаратора, а его вход является четвертым входом блока измерения.

других его входа- подключены к выходам блока 12 измерения коэффициента заполнения преобразователя, а выходы - к триггеру 13 и формирователю 14 отпирающих импульсов. Другой вход формирователя 14 и вход формирователя 15 запирающих импульсов подключены к выходам триггера 13, к которым подключены также первый и второй входы блока 12. Выход формирователя 8 подключен к третьему входу блока 12. Выход формирователя 7 подключен к одному из входов элемента И 16, соединенного выходом с элементом И 17. Входы элемента И 16 и элемента И 18 подключены к командоаппарату 19 пуска. Выход формирователя 14 подключен к второму входу элемента И 18, соединенного с усилителем 20 отпирающих импульсов. Выход элемента И 17 подключен к входу дополнительного формирователя 21 импульсов, соединенного выходом.с одним из входов элемента ИЛИ 22. Выход формирователя 15 подключен к входу другого триггера 23 и второму входу элемента ИЛИ 22. Второй вход триггера 23 подключен к командоаппарату 24 сброса. Выходы триггера 23 соединены с четвертым и пятым входами блока 12 и вторым входом элемента И 17. Выход элемента ИЛИ 22 соединен

t: усилителями 25 и 26 запирающих импульсов.

Тиристорный преобразователь 3 подключен к тяговой сети 27 через входной фильтр, включающий дроссель 28 и конденсатор 29. В выходную цепь преобразователя 3 включен тяговый двигатель 30 постоянного тока последовательного возбуждения. Преобразователь 3 включает в себя главные тиристоры 31 и 32 и вспомогательные тиристоры 33 - 36, соединенный с коммутирующим конденсатором 37 по мостовой схеме. Тиристо ры 31 - 36 преобразователя соединен с соответствующими усилителями 20, |25 и 26 импульсов каналов 1 н 2 уп- .равлениЯо Кроме того, в преобразователь 3 входят обратные диоды 38 и 39 и сглаживающие дроссели 40 - 43. В цепь главных тиристоров 31 и 32 включены датчики 44 и 45 тока фаз преобразователя 3, которые подключены к преобразовательным узлам 4 тока соответствующих каналов 1 и 2 управления.

Блок 12 измерения коэффициента заполнения преобразователя (фиг.2) содержит интеграторы 46 и 47, которые подключены к одним из входов компараторов 48 и 49, другие входы которых подключены к источникам 50 и 51 опорного напряжения. Выход компаратора 48 соединен с одним из входов триггера 52 непосредственно, а )Выход компаратора 49 с другим вхо- ;дом триггера 52 через элемент И 53. :Выходы триггера 52 соединены через элементы И 54 и 55 входами другого триггера 56. Выходы последнего соединены с первыми входами компараторов 48 и 49 через ключи 57 и 58 соответственно. Первый вход компаратора 48 соединен с ключом 59. Входы интеграторов 46 и 47, элементов И 53 и двух элементов И 54 и 55 и ключа 59 являются входами блока измерения коэффициента заполнения преобразователя, а выходы триггера 56 - его выходами.

На временных диаграммах (фиг.З) представлены кривые: напряжения на выходе генератора 9 тактовых импульсов (а), напряжение на выходе формирователя 7 блокировочных импульсов (б), напряжение на выходе формирова- теля 8 задержанных импульсов первого канала 1 управления (в), напря- ,жение на выходе формирователя 7 (г).

0

5

s 0 5

5

0

0

5

0

напряжение на выходе формирователя 8 второго канала 2 управления (д), напряжение командоаппарата 24 сброса (е), напряжение командоаппарата 19 пуска (ж), напряжение на выходах формирователей 15 запирающих импульсов (з,и), напряжение на выходах дополнительных формирователей импульсов (к,л), напряжение на выходе элементов ИЛИ 22 (м,н), напряжение на выходе триггеров 13 (п,р), напряжение на коммутирующем конденсаторе 37 (с), токи i, и i первой и второй фазы преобразователя.

Устройство работает следующим образом.

В исходном состоянии импульсы напряжения (кривая а, фиг.З) с одного выхода и в противофазе - с другого выхода генератора 9 (фиг.1) поступают на входы формирователей 7.и 8 блокировочных и задержанных импульсов, соответственно, формируют напряжения в первом канале 1 управления (кривые б,в), и во втором канале 2 (кривые г,д). При отсутствии тока в фазах преобразователя 3 преобразовательные узлы 4 тока генерируют переменные напряжения пилообразной формы с наскальными частотами, которые поступают на входы блоков 5 сравнения. Результаты сравнения напряжения источника 10, соответствующего величине тока in уставки, и пилообразных напряжений, амплитуда ;которых обратно пропорциональна частоте следования импульсов с преобразовательных узлов 4 тока, поступа- {ют на входы блоков 6 инверсирова- ния и компаратора 11. Наличие импульсов с блоков 5 сравнения исключает появление их на выходах блоков 6. Таким образом, в исходном состоянии на коммутатор 11 поступают задержанные импульсы напряжений (кривые в,д), блокировочные импульсы напряжений (кривые б,г), и сигналы напряжений с выходов блоков 12 измерения, которые устанавливаются в исходное состояние командой Сброс напряжения (кривая е), которая также устанавливает в исходное состояние триггеры 23. При этом с прямых выходов последних сигналы напряжения, соответствующие уровню логичес- кого О, поступают на четвертые входы блоков 12, с инверсных выходов триггеров 23 сигналы напряжения.

соответствующие уровню логической 1, поступают на пятые входы блоков 12,

Сигналы напряжения с блоков 12 пропускают в исходном состоянии на одни входы триггеров 13 только задержанные импульсы напряжений (кривые В5д), устанавливая их в одно

устойчивое состояние. При этом на другие входы триггеров 13 могут проходить только, импульсы напряжения, формируемые каналами управления по релейному принципу на запирание преобразователя, . блоками 6 при достижении регулируемыми токами фаз преобразователя уровня тока уставки С третьих выходов коммутаторов 11 (фиГо1) задержанные импульсы напряжений (кривые В5д) поступают через формирователи 14 импульсов на входы элементов И 18. Прохождение импульсов напряжения (кривые в,д) через элементы И 18 блокировочных импульсов напряжения (кривые б,г) запре-. щается напряжением (кривая ж) от командоаппарата 19 пуска.

В исходном состоянии до появле- .ния первого импульса, сформированного по релейному принципу, на запирание тиристорного преобразователя проходят импульсы напряжения (кривые б,г) с формирователя 7 блокировочных импульсов по цепи , элемент И Тб, элемент И 17, дополнительный формирователь 21 импульсов, эле- |мент ИЛИ 22, усилители 25 и 26 при наличии от командоаппарата 19 пуска сигнала напряжения, соответствующего уровню логической 1..

С вытсода блока 12 сигнал напряжения, соответствующий уровню логического О, через элемент И 53 поступает на второй вход триггера 52 (фиг,2), устанавливая его в исходное состояние, напряжение с инверсного выхода триггера 52, соответствующее уровню логической 1, пропускает через элемент И 55 задержанные импульсы напряжений (кривые в д) на первый вход триггера 56, устанавливая его в исходное состояние,

С входа блока 12 сигнал напряжения, соответствутощий уровню логическо 1 через ключ 59 устанавливает выход интегратора 46 на уровне, соот- ветствующем уровню логического

При появлении от комакдоаппара- та 24 сброса сигнала напряжения (кри

t(фиг.3)

2029174

вая), соответствующего уровню логической 1 в момент времени ,триггеры 23 находятся в состоянии ожидания импульсов запирания напря- J жений (кривые з,и).

При появлении от командоаппарата 19 пуска сигнала напряжения (кривая ж), соответствующего логической

1 , например, в момент времени tj (по фиг,3), блокировочные и2-шуль сы напряжений (кривые б,г) проходят через элементы 16 и 17 на дополнительные формирователи 21 импульсов, поскольку напряжения (кривые к,л) с инверсных выходов дополнительных триггеров 23 соответствуют,уровню . логической 1 (фиг,3).

Импульсы напряжений (кривые м,н), сформированные по фронтам блокировоч- - ных импульсов напряжений (кривые б, г), поступают через элементы ИЛИ 22, параллельно включенные импульсные . усилители 25 и 26 на управляющие электроды вспомогательных тиристоров 33 36 (фиг,1).

В соответствии с моментом времени t поступления сигнала напряжения от комакдоаппарата 19 пуска импульс напряжения (кривая м) отпирает тиристоры 35 и 36, Триггеры 13 при этом остаются в исходном состоянии и уровень напряжения (кривые Прр) на ин- версных выходах триггеров 13 соответствует логической 1. Конденсатор 37 заряжается до напряжения, контактной сети 27 плюсом на правой обкладке (кривая с),

Задержанный импульс напряжения (кривая в) через элемент И 18, усилитель 20 отпирает главный тиристор ЗЬ ток i в первой фазе преобразователя 3 нарастает (кривая т). Импульс напряжения (кривая н) отпирает тиристоры 33 и 34, перезаряжает конденсатор 37 до напряжения контактной сети минусом на правой обкладке (кривая с). Задержанный импульс напряжения (кривая д) через элемент

И 18, усилитель 20 отпирает главный тиристор 32, ток ij во второй фазе преобразователя 3 начинает нарастать (кривая у),

Следующий импульс напряжения (кривая м) отпирает тиристоры 35 и 36. Конденсатор 37 перезаряжается,, главный тиристор 31 згпнрает- ся, ток спадает. По окончании перезаряда конденсатора 37 до напряжения контактной сети плюсом на правой обкладке приходит задержанный импульс напряжения (кривая в), главный тиристор 31 отпирается и ток ij в первой фазе продолжает нарастать (кривая т).

С приходом очередного импульса Т1апряжения (кривая н) конденсатор 3 перезаряжается до напряжения контактной сети минусом на правой обкладке главный тиристор 32 второй фазы преобразователя запирается, ток ij спадает (кривая у). Затем задержанный импульс напряжения (кривая д) с второго канала 2 управления вновь отпирает тиристор 32, ток i второй фазы преобразователя нарастает (кривая у).

Описанный процесс повторяется до выхода тока, протекающего по фазе преобразователя, в которой главный тиристор открыт первым, на уровень тока уставки.

В рассматриваемом случае ток первой фазы i, (кривая т) достигает уровня тока уставки 1н первым в момент времени t, блок 5 сравнения канала 2 управления прекращает .генерировать импульсы, блок 6 инверсиро вания выдает импульсы напряжения, которые проходят через коммутатор 11 на первый вход триггера 13 канал 2 управления, перебрасывают триггер 13 в противоположное состояние. Напряжение (кривая м) на инверсном выходе триггера 13 соответствует логическому О, формирователь 15 импульсов запирания канала 2 управления формирует импульс напряжения (кривая з), который отпирает вспомогательные тиристоры 35 и 36, пере- брасывает в противоположное состояние второй триггер 23, напряжение (кривая к) с инверсного выхода которого соответствует уровню логического О и блокирует формирование импульсов напряжения (кривая м) на выходе цепи из элемента И 16, элемента И 17, дополнительного Фор- ,мирователя 21 импульсов. Конденсатор 37 перезаряжается до напряжения контактной сети плюсом на правой обкладке, главный тиристор 31 запирается, ток i спадает (кривая т).

С приходом задержанного импульса напряжения (кривая в) главный тиристор 31 отпирается, ток i в первой фазе преобразователя 3 нарастает (кривая т).

202917 . 8

При достижении током i (кривая у) второй фазы преобразователя 3 уров- ня тока уставки it, в момент времени . tj второй канал 2 управления анало- 5 гично первому формирует импульс за-- пирания напряжения (кривая и), который отпирает вспомогательные тиристоры 33 и 34, перебрасывает в противо-

положное состояние второй триггер 23,

10 напряжение (кривая л) с инверсного выхода которого теперь соответствует логическому О и блокирует формирование импульсов (кривая н) на выходе цепи из элемента И 16, эле15 ментов И 17 и дополнительного формирователя 21, Конденсатор 37 перезаряжается до напряжения (кривая с) контактной сети минусом на правой обкладке, главный тиристор 32 запи20 рается, ток i спадает (кривая у). С приходом задержанного импульса напряжения (кривая д) главный- тиристор 32 отпирается, ток i (кривая у) во второй фазе преобразователя 3

25 нарастает.

I

В устройстве устанавливается периодический элеетромагнитный процесс. Относительная продолжительность включения главных тиристоров 31 и 32 преобразователя определяется частотой вращения двигателя, а ток двигателя 30 равен сумме токов в фазах преобразователя 3. Частота пульсаций тока i. в цепи двигателя 30 и тока, потреб- ляемого устройством из контактной сети 27 через входной фильтр, в два раза выше чатоты пульсаций тока каждой фазы.

При выходе тока любой фазы преобразователя 3 на.уровень тока уставки Б другие моменты времени по отношению к началу периодов ркгулирова- ния может вызвать отличаюгцийся от

рассмотренного случая процесс установ 45

30

40

50

ления устойчивых периодических колебаний регулируемого тока. Однако процесс пуска двигателя до выхода токов в фазах преобразователя 3 на уровень тока уставки будет идентичным описанному.

По мере разгона двигателя 30 увеличивается относительная продолжительность включения главных тиристоров 31 и 32 двухфазного преобразова- 55 теля с общим узлом коммутации, при у 0,5 в любой фазе преобразователя блок 10 канала управления зтой фазой IB момент поступления задержанного им-

тульса меняет алгоритм поступления импульсов с коммутатора 11 на входы триггера 13, а именно на первый вход триггера 13 начинают поступать импульсы с блока 5 сравнения, формируемые по релейному принципу при снижении регулируемого тока в фазе до уровня тока уставки; на второй вход - задержанные импульсы постоян- ,ной чатоты, прохождение которых при этом блокируется с выхода коммутатора 11 на вход формирователя 14 импульсов отпирания.

Изменение алгоритма поступления, импульсов с коммутатора 11 на входы триггеров 13 при относительной про- .должительности включения главных ти- ристоров больше 0,5 обеспечивает

20291710

управления главными тиристорами 31 и 32 импульсами, формируемыми по релейному принципу, а управление вспомогательными тиристорами 33-36 5 iзадержанными импульсами постоянной частоты. Описанный алгоритм функционирования устройства обеспечивает надежный пуск тягового электропривода до уровня тока уставки и дос- 10 тижение уровня тока уставки током двигателя в процессе регулирования по более крутым участкам его нарастания (при J ,5) или спада (при ,5), чем и объясняется принци- 15 пиальная возможномть существенного увеличения частоты регулирования тока в отдельных фазах при ее постоянстве.