Преобразователь угла поворота вала в код Советский патент 1986 года по МПК H03M1/28 

1231610

пульсам СИ2 с выхода формирователя 3 В каждом периоде Т код угла формиру- в блоке 4 ФАЦП формируются, младшие ется дваждына вершинахвыходных сигна- разряды кода угла внутри октанта. лов блокаЗ СКВТ.4з,п.ф-лы,3 ил.

Изобретение относится к автоматике и вычислительной .технике и может быть использовано для связи аналоговых источников информации с цифровым вычислительным устройством.

Цель изобретения - повьшение точности преобразователя путем формирования кода угла за один период опорного напряжения переменного тока на вершинах выходных сигналов синусно-косинусных вращающихся трансформаторов.

На фиг,. 1 изображена структурная схема предлагаемого преобразователя на фиг. 2 и 3 - структурные схемы двух вариантов выполнения формирователя синхроимпульсов.

Преобразователь содержит блок 1 преобразования угла поворота в электрические сигналы переменного тока, модулированные по амплитуде в функции синуса и косинуса угла поворота вала, селектор 2 октантов, формирователь 3 синхроимпульсов, блок 4 функционального аналого-цифрового преобразователя (ФАЦП), источник 5 опорного напрялсения переменного тока первый и второй управляющие входы формирователя 3 синхроимпульсов соединены с выходом генератора 6 импульсов и источника 7 управляющих сигналов соответственно. Блок 1 преобразования угла поворота в электрические сигналы переменного тока содержит блок 8 синусно-косинусных вращающихся трансформаторов (СКВТ), коммутатор 9, блок 10 адреса. Селектор 2 октантов содержит блок 11 усилителей коммутатор 12 октантов, первый 13, второй 14, третий 15 и четвертью 16 компараторы, 6nok 17 памяти, дешифратор 18, пороговый элемент 19, пер- вьш 20 и второй 21.D -триггеры, первый 22, второй 23 и третий 24 элементы ИСЮПЮЧАЮЩЕЕ ЕШ.

Формирователь 3 синхроимпульсов (фиг. 2) содержит регистр 25, блок 26 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, мажоритарный элемент 27, элемент ИЛИ 28 и эле- мент 29 задержки. При наличии блока 1 со значительными фазовыми сдвигами синусного и косинусного сигнальных напряжений относительно друг друга формирователь 3 синхроимпульсов может быть построен по схеме, .представленной на фиг. 3. В этом случае формирователь 3 синхроимпульсов

(фиг. 3) содержит регистр 25, блок 30 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, блок 31 триггеров, мажоритарный элемент 32, элемент И 33, элемент ИЛИ 34 и элемент 35 задержки.

Преобразователь работает следующим образом..

Синусно-косинусные Сигналы блот- ка СКВТ 8, выбранного блоком 10 адреса, через коммутатор 9 подаются на

блок 11 усилителей, выходами которого являются прямое и инверсное синусное, а также прямое и инверсное косинусное напряжение. Эти сигналы поступают на входы коммутатора 12 октантов и входы четьфех компараторов 13- 16 в таких комбинациях, что на их выходах формируются коды знаков соответственно:

y,;Sicj,a(), V -Sic3b(U,0), V,::-5igH(,0),

(),

40

45

где Ug , U(. - мгновенные значения синусного и косинусного напряжения с прямых выходов блока 11.

Сигналы V (t) - V. (t) представляют собой последовательности прямоугольных импульсов, следукяцих со скважностью 0. 2, передний и задний фронты которых соответствуют моментам перехода через ноль напряжений Uj. и Ug . Сигналы V - V являются информационными для формирователя 3

синхроимпульсов. При отсутствии запрещающего импульса на выходе источника 7 формирователь 3 вырабатывает на втором выходе синхроимпульс СИ 1 (длительностью 1 (f , где - частот на выходе генератора 6 импульсов), а на первом выходе - второй импульс СИ 2 той же длительности, но следующий после первого через время, приблизительно равное Т/t| , где Т- пе риод напряжения источника 5 опорного

сигнала. 1

Импульс СИ 1 стробирует в D -триггере 20 фазу Z. опорного напряжения, определяемую пороговым элементом 19. Это необходимо для возможности формирования кодов двух старших разрядов угла 0 и 0,j, в каждом полупериоде напряжения возбуждения СКВТ.

После поступления сигналов управления на коммутатор 12, на его выходах формируются синусное и косинусное напряжения, приведенные к перво-. му октанту. Эти напряжения поступают в качестве измеряемого и опорного на входы блока А ФАЦП, реализующего

Затем через промежуток времени, приблизительно равныйT/ i (с определенным опережением по отношению к Моменту достижения напряжениями U и U, своего амплитудного значения) в блоке 17 памяти и 3) -триггере 21 фиксируются значения знаков .V - V .а также знака Z. фазы опорного напряжения, запомненного в триггере 20,

Дешифратор, выполненньй на элементах 22-24, в соответствии с таблицей истинности формирует коды двух старших разрядов угла 0 и 0 ,. являющихся достоверными для каждого полупериода напряжения источника 5..Одновременно с этим в дешифраторе 18 формируется код третьего старшего разряда угла 02. MiW(. ,V4)/jCИ2,aтaкжe сигналы управления коммутаторов 12 октантов.

линейное кодирование младших разрядов 0ц - 0 угла of- в пределах ок- танта.

55 Запуск блока 4 ФАЦП осуществляется импульсом СИ 2 после установления на выходе коммутатора 12 измеряемого и опорного сигналов.

В качестве входных информационных сигналов формирователя 3 синхроимпульсов используются четыре импульсных последовательности с выходов ком пгуэаторов 13-16,

Первый и второй разряды регистра 25 с синхронной записью, а также первый элемент ИСКЛЮЧАЮЩЕЕ ШИ блока 26 фиксируют любой перепад входного, сигнала V.Ct) в виде импульса (отрицательной полярности) длительностью Т ,

Аналогично формируются синхроимпульсы и на других выходах блока 26 от перепадов напряжений 1 (.{, ) (t) Однако ка;здый из этих импульсов может пропадать или смещаться во времени поскольку импульсные последовательности V,(t)-V,(t) искажаются в окрестностях углов, равных соответственно ТГп , + 1Ьт н

оТТ

у- - Ль . Поэтому результирующий синхроимпульс формируется с помощью мажоритарного элемента 27, входы которого соедри1ены с выходами блока 26 Ложпьп синхроимпульс, который может возникнуть Б, момент срабатывания , ключе коммутатора 9 не пройдет на выход блока 26 и вход элемента 29 задержки, так как будет заблокирован на элементе 1 ШИ 28 сигналом блокировки, поступающем с выхода источника 7 Элемент 29 задерлиси, который может быть выполнен в виде счетчика с фик- сироранным интервалом счета, формирует импульс СИ 2, сдвинутьш относительно входного СИ 1 приблиз ительно на величину четверти периода Т напряжения возбуждения СКБТ, .

Формирователь 3 синхроимпульсов, представленньш .на фиг, 2, может быть использован при условии,.что сдвиг фаз между сигнальными напряжениями СКВТ пе превосходит величины периода ВЫХОД11ОЙ частоты генератора 6,

При больших сдвигах фаз можно иснользовать усложненный вариант формирователя 3 синхроимпульсов, представленный на фиг, 3, В качестве входных информационных сигналов для него достаточно использовать любые три из V, (t) - Vц(t) , Работа формирователя 3 начинается с первоначал ного обнуления сигналом источника 7 через элемент ИЛИ 34 блока 31 триггеров. В этом случае на выходе мажоритарного элемента 32 и элемента И 33

0

5

0

5

0

0

5

0

5

3i;poBeHb логического нуля. Пусть теперь один из импульсов с выходов блока 30 неопределен, а остальные смещены относительно друг друга. Тогда на выходе мажоритарного элемента 32 будет сформирована логическая единица сразу по появлению единичного уровня на любом из остальных выходов блока 30, Полученный перепад, подаваемый на вход седьмого разряда регистра 25 достаточно просто преобразуется в синхроимпульс СИ 1 с помощью элемента И 33, Импульс СИ 2 формируется, на выходе элемента 35 задержки и поступает на второй выход формирователя 3 и на R -входы триггеров блока 31 через элемент ИЛИ 34, После этого формирователь 3 готов к формированию следующего синхроимпульса. Ложный синхроимпульс, обусловленньй переходными.процессами в коммутаторе 9, не сможет сформироваться при подаче на R -входы триггеров блока 31 импульса блокировки через элемент- ИЛИ 34,

Формула изобретения

1, Преобразователь угла поворота вала в код, содержащий блок преобразования угла поворота в электрические сигналы переменного тока, модулированные по амплитуде в функции синуса и косинуса угла поворота, выходы которого подключены к первому и второму аналоговым входам селектора октантов, формирователь синхроимпульсов, первый выход кр.торого подключен к первым управляющим входам селектора октантов.и блока функционального аналого-цифрового преобразования, второй управляющий вход которого соединен с выходом генератора импульсов, а аналоговые входы соединены с аналоговыми выходами селектора октантов, источник опорного напряжения переменного тока, о т л и ч а ю- щ и и с я тем, что, с целью повышения точности преобразователя, в него введен источник управляющих сигналов, первьй, второй, третий и четвертьй импульсные выходы селектора октантов подключены к соответствующим информационным входам формирователя синхроимпульсов, первый и второй управляющие входы которого соединены с выходом генератора импульсов и источника упра зляющих сигналов соответственно, второй и третий управляющие входы селектора октантов соединены с вторым выходом формирователя синхроимпульсов и выходом источника опорного напряжения переменного тока со- ответственно.

2, Преобразователь по п. 1, о т - личающийся тем, что блок преобразования угла поворота в элект рические сигналы переменного тока, модулированные по амплитуде в функции синуса и косинуса угла поворота, содержит блок синусно-косинусных вращающихся трансформато ров, коммутатор и блок задания адреса, выходы блока синусно-косинусных вращающихся трансформаторов подключены к информационным входам коммутатора, управляющие входы которого соединены с выходами блока задания адреса, а выходы ком- мутатора являются выходами блока пре образования угла поворота в электрические сигналы переменного тока, модулированные по амплитуде в функ- ции синуса и косинуса поворота,

3.. Преобразователь по-п. 1,. о т- личающийся тем, что .селектор октантов содержит блок усилителей, коммутатор октантов, первый, второй, третий и четвертый компараторы, блок памяти, дешифратор, пороговьш элемент, первый и второй D -триггеры, первый, второй и третий элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, входы блока усилителе являются первым и вторым аналоговыми входами селектора октантов, а выходы блока усилителей подключены к информационным входам коммутатора октантов, первый и второй выходы которого являются первым и вторым аналоговыми выходами селектора октантов,- первые входы первого и второго компараторов соединены с общей шиной, первый и второй выходы блока усилителей подключены к вторым входам первого и второго компараторов соответственно н к первому и второму входом третьего компаратора, четвертьй выход блока усилителей подключен к первому входу четвертого компаратора, второй вход которого соединен с первым выходом блока усилителей, выходы первого, второго, третьего и четвертого компараторов являются первым, вторым третьим и четвертым импульсными выходами селектора .октантов и подключены к информациорщым входам блока памяти выходы которого подключены к входам

.„ . п . 25

,

35

0

5

дешифратора, синхронизирующие входы второго и первого триггеров и вход первого элемента являются соответственно первым, вторым и третьим управ- ляющим и входами селектора октантов, выход порогового элемента подключен к информационному входу первого триггера, выход которого подключен к информационному входу второго триггера, синхронизирующий вход второго триггера подключен к синхронизирующе- му входу блока памяти, а выход подключен к одним входам первого и третьего элементов ИСКЛЮЧАЮЩЕЕ .ИЛИ,другие входы которых соединены соответственно с первым выходом блока памяти и выходом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ,- входы второго элемента ИСКЛЮЧАЮЩЕЕ 1ШИ соединены с вторым выходом блока памяти и выходом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы первого и третьего элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и один выход дешифратора являются цифровыми выходами селектора октантов, а группа выходов дешифратора подключена к управляющим входам коммутатора октантов.

4.Преобразователь по п. 1, отличающийся тем, что формирователь синхроимпульсов содержит регистр, блок элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, мажоритарньш элемент, элемент ИЛИ и элемент задержки, первая группа информационных входов и синхронизирующий вход регистра являются соответственно информационными входами и первым управляющим входом формирователя синхроимпульсов, прямые выходы регистра попарно подключены к входам блока элементов ИСКЛЮЧАЮЩЕЕ ИЛИ,, выходы которого подключены к входам мажоритарного элемента, выход мажоритарного элемента подключен

к одному входу элемента ИЛИ, другой вход которого является вторым управляющим входом формирователя, а выход является вторым выходом формирователя и подключен к информационному входу элемента задержки, синхронизирующий вход элемента задержки соединен с синхронизирующим входом регистра, а выход является первым выходом формирователя, инверсные выходы регистра подключены к другой группе его информационных входов.

5.Преобразователь по п. 1, отличающийся тем, что формирователь синхроимпульсов содер2ки

регистр, блок элементовИС1ШЮЧА10ЩЕЕ ИЛИ блок триггеров, мажоритарньй элемент элемент И, элемент ИЛИ и элемент эа- держки, первая группа информационных входов и синхронизирующий вход ре- являются соответственно информационными входами и первым управляющим входом формирователя синхроимпульсов, первая группа прямых выходов регистра попарно подключена к входам блока ИСКЛЮЧАЮЩЕЕ ИЛИ, выходы которого подключены к синхронизирующим входам блока триггеров, информационные входы которых объединены и подключены к шине питания, а выходы -через мажоритарный элемент подключены к одному информационному входу регистра, вторая группа прямых выходов которого подключена к входам элемента И, выход элемента И подключен к информационному входу элемента задержки, синхронизирующий вход которого соединен с синхронизирующим входом регистра, а выход элемента задержки является первым выходом формирователя и подключен к одному входу элемента ИЛИ, другой вход которого является вторым управляющим входом формирователя, а выход подключен к входам установки в О блока триггеров, инверсные выходырегистра подключены к второй группе его информационых .входов, а выход элементаИ является вторым выходом формирователя.

Изобретение относится к области автоматики и вычислительной техники и может быть использовано для связи аналоговых источников информации с цифровым вычислительным устро11ством. С целью повышения точности преобразователя выходные сигналы блока 8 СКВТ через коммутатор 9, управляемьш блоком 10 адреса, поступают в блок 11 усилителей. Выходные сигналы блока 11 усилителей через коммутатор 12 октантов поступают на аналоговые входы блока 4 функционального аналого-цифрового преобразователя (ФАЦП). Выходные сигналы переменного тока блока 11 усилителей преобразуются в компараторах 13-16 в прямоугольные импульсы, по фронтам которых формирователь 3 вырабатывает последовательность синхроимпульсов СИ1 и смещенную на чет- верть периода Т питающего СКВТ напряжения последовательность синхроимпульсов СИ2. Состояние компараторов 13-16 по синхроимпульсам СИ2 запоминается в блоке 17 памяти, а фаза питающего напряжения запоминается в триггере 21 . Из выходных сигналов блока 17 и триггера 21 элементы 22 24 ИСКЛЮЧАЮЩЕЕ ИЛИ формируют два старших разряда кода октанта, а третий старший разряд кода октанта формирует дешифратор 18. По синхроимi (Л N3 Од Oi

Редактор АоРевин

Составитель А.Смирнов

Техред И.Попович Корректор М.СамборскаяЗаказ 2660/57

Тираж 816 Подписное ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раущская наб., д. 4/5

Дроизводственно-полиграфическое предприятие, г.Ужгород,, ул.Проектная, 4