Способ измерения сдвига фаз Советский патент 1986 года по МПК G01R25/00 

1242845

ций, выполняемых по данному способу, раммы, поясняющие работу устройства, математическая формула расчетного при1зедены в описании изобретения. соотношения, а также временные диаг- 2 ил„

I

Изобретение относится к измерительной технике и предназначено, в частности, для измерения величины угла сдвига фаз между двумя периоди- че скими си гнал ами,

Цель изобретения - повышение точности измерения сдвига фаз.

Увеличение точности измерения сдвига фаз достигается за счет того, что в предлагаемом способе обеспечивается возможность включения в

расчетное соотношение более точных

I

значений величин, характеризующих период расширенного сигнала и расширенный временной сдвиг.

На фиг,1 представлена структурная . схема устройства, реализующего предлагаемзщ способ; на фиг.2 - структурная -схема преобразователя; на фиг фиг.З - временные диаграммы, поясняющие взаимодействие сигналов при реализации предлагаемого способа.

Способ измерения осуществляется следующим образом.

Формируют из опорного и фазового сигналов, следующих с периодом Т, и сдвинутых одна относительно другой на измеряемый фазовый сдвиг f , соответственно опорную и фазовую последовательности импульсов (фиг. 36j,B соответственно) с сохранением фазового сдвига и периода. Причем импульсы формируют таким образом, чтобы на их одноименных передних (или задних) фронтах были идентичные участки, близкие к линейным. Стробируют сформированную опорную последовательность импульсами эталонной последовательности (фиг.За) и выделяют выборки, амплитуда которых пропорциональна величине стробируемого сигнала в точке стробирования. Формируют пакеты из тех выборок опорной последовательности, амплитуда которых превысит заданное пороговое значение и„ . Сформированные таким образом пакеты образуют опорную последовательность пакетов выборок (фиг.Зг). Стробируют сформированную фазовзто последовательность импульсами эталонной последовательности (фиг,За) и

выделяют выборки, амплитуда которых пропор1щональна величине стробируемого сигнала в точке стробирования. Формируют пакеты из тех выборок фазовой последовательности, амплитуда ког

торых превысит заданное пороговое значение . Сформированные таким образом пакеты образуют последовательность пакетов выборок (фиг.Зд). ПорогоЕюе значение выбирают так,

чтобы пакеты начинались (или заканчивались) выборками, полученными при стробировании линейных участков фронтов стробируемых импульсов. Вы- бираиют две,, следующие по порядку,

первую и вторую выборки в начале (или конце) первого пакета опорной последовательности и измеряют их „амплитуды и и и .-соответственно. Это будут выборки линейного участка фронта импульса опорной последовательности. При этом первую выборку принимают за начальную границу опорного и фазового интервалов. Выбирают в ка- 4ecTise конечной границы опорного интервс ша выборку во втором пакете опорной последовательности, ближайшую к началу пакета, если первые две выборки были выбраны в начале первого пакета, или к концу пакета,

если первые две выборки были выбраны в конце первого пакета, и измеряют ее аьшлитуду Uj . При этом амплитуда U- выбранной выборки должна быть в интервале между амплитудами U, и

и первых двух выборок. Выбирают в качестве конечной границы фазового интервала выборку в первом пакете фазовой последовательности, следующем непосредственно за первым пакетом опорной последовательности. Причем указанная выборка является начальной в пакете, если в качестве

.5

начальной границы фазовоз о интервала выбрана начальная выборка соответствующего пакета,и конечной, ес-- ли в-качестве начальной гpaнин)I фазового интервала выбрана конечная выборка соответствующего пакета. Измеряют амплитуду и этой выборки. Подсчитывают число N периодов Т эта лонной ча-стоты,укладывающихся в опорном интервале. Подсчитывают число N периодов Тд эталонной частоты, укладывающихся в фазовом интервале. По полученным данным рассчитывают неизвестный сдвиг фаз М с помощью следующего расчетного соотношения

и, - и,

Ч

Н., и - и.

N .

и: ,,

(1)

Устройство (фиг.1), реализующее способ, содержит два канала: опорный и фазовый с преобразователем 1 на каждом входе, генератор 2 строб-импульсов эталонной частоты, триггеры 3-5, линию 6 задержки, ключи 7 и 8, счетчики 9 - 12, элементы И 13 и 14, аналого-цифровые преобразователи 15 и 16, дешифратор 17, регистры 18-21, блоки 22 и 23 сравнения кодов, коммутатор 24, вычислитель 25, формирователи 26 и 27 импульсов.

Каждый из преобразователей содержит формирователь 28 импульсов с линейным участком на переднем фронте, строб-смеситель 29, усилитель-расширитель 30, пороговый элемент 31, ключи 32 и 33, счетчик 34 и триггер 35.

Выход генератора 2 соединен с первыми входами параллельных преобразователей 1 и импульсными входами ключей 7 и 8, выходы которых подключены соответственно к входам счетчиков 10 и II, Первый выход преобразователя 1 соединен со счетным входом триггера 3, а второй выход - с входом формирователя 27, информационным входом аналого-цифрового преобразователя 15 и первым входом элемента И 13, выход формирователя 27 подключен к управляющему входу аналого-цифрового преобразователя 16. Первый выход преобразователя 1 фазового канала сое,цинен с входом установки О триггера 4, входом формирователя 26 и через линию 6 задержки с управляющим входом регистра 21, а второй выход - с информационным входом аналого-цифрового преобразователя 15.

1

2428454

Выход формирователя 26 соединен с управляющим входом аналого-цифрового преобразователя 15. Вывод триггера 3 подключен к счетным входам триггеров 5 4 и 5 и второму входу элемента И 13. Инверсный выход триггера 3 соединен с третьим входом элемента И 14, пер-, вый и второй входы которого подключены соответственно к выходам блоков

10 22 и 23 сравнения кодов. Выходы триггеров 4 и 5 соединены соответственно с управляющими входами ключей 7 и 8. Выход элемента И 13 подключен к входу счетчика 12, выход которого сое15 динен с входом дешифратора 17, Выход аналого-цифрового преобразователя 16 подключен к информационным входам регистров 18-20 к первым входам блоков 22 и 23 сравнения кодов. Выход

20 аналого-цифрового преобразователя 15 соединен с информационным входом регистра 21. Первый и второй выходы дешифратора 17 подключены соответственно к управляюш 1М входам регистров 18

25 и 19, выходы которых соединены соответственно с вторыми входами блоков 22 и 23 сравнения кодов соответственно. Выход элемента И 14 подключен к управляющему входу регистра 20,

30 входу установки О триггера 5 и входу запуска вычислителя 25, синхронизирующий выход которого соединен с входом счетчика 9. Выходы счетчиков 10 и II и регистров 18-21 подключены к соответствующим коммут1фуемым входам коммутатора 24, выход которого соединен с информационным входом вычислителя 25. Выход счетчика 9 под- ютючен к управляющему входу коммутатора 24.

Первым входом каждого из преобразователей 1 является импульсный вход счетчика 34, вторым входом - вход формирователя 28 импульсов. Первым выходом каждого из преобразователей 1 является выход ключа 33, вторым входом - выход ключа 32. Внутри каждого преобразователя 1 выход формирователя 28 соединен с первым входом строб-смесителя 29, второй вход которого подключен к импульсному входу счетчика 34. Выход строб- смесителя 29 через усилитель-расширитель 30 соединен с входом порогового элемента 31 и импульсным входог: ключа 32, управляющий вход которого подключен к выходу порогового элемента 31 . Выход ключа 32 соединен г.

35

iO

45

50

55

управляющим входом счетчика 34 и импульсным входом ключа 33, Выход счетчика 34 подключен к выходу установки 1 триггера 35, выход которого соединен с управляющим входом ключа 33. Счетный вход триггера 35 подключен к выходу ключа 33.

Устройство работает следующим образом,

В исходном состоянии все счетчики, триггеры и регистры обнулены, ключи закрыты. На первые входы преобразователей 1 опорного и фазового каналов поступают строб-импульсы с выхода генератора 2. На вторые входы преобразователей 1 опорного и фазового каналов поступают соответственно опорный и исследуемый периодические сигналы. Рассмотрим функционирование одного из параллельных каналов.

Формирователь 28 осуществляет преобразование опорного (исследуемого) периодического сигнапа в последовательность импульсов с идентичными линейными участками на их передних фронтах. Причем преобразование периодических сигналов формирователями 28 в опорном и фазовом каналах осуществляется с сохранением фазового сдвига и частоты. Сформированная таким образом последовательность импульсов поступает на первый вход строб-смесителя 29. На второй вход строб-смесителя 29 поступают строб- импульсы с выхода генератора 2. На выходе строб-смесителя 29 формируются выборки, которые расширяются усилителем-расширителем 30 до необходимых, дпительностей и линейно усиливаются. Сформированный на выходе усилителя-расширителя 30 сигнал поступает на вход порогового элемента 31 и импульсный вход ключа 32. При превышении амплитуды импульсов расширенного сигнала заданного порогового значения 11,, пороговый элемент 31 формирует сигнал, по которому открывается ключ 32. При этом на выходе ключа 32 формируются пакеты из трех импульсов (выборок) расширенного сигнала, амплитуда которых превьш1ает заданное пороговое значение . Выход ключа 32 является вторым выходом канала преобразователя 1. Счётчик 34 подсчитывает поступающие на его импульсный вход импульсы с выхода генератора 2 между

моментаг-ш прихода импульсов на управляющие входы счет.чика 34 и импульсный вход ключа 33 с выхода клю- ,- ча 32. Каждый импульс, поступающий на управляющий вход счетчика 34, обнуляет последний. Если между моментами обнуления счетчик 34 подсчитает хотя бы два импульса, то на его вы- 0 ходе появится управляющий сигнал, .по которому триггер 35 установится в едишгчное состояние. При этом откроется управляемый триггером 35 ключ 33 и пропустит импульс, поступивший

5 в это время .на его импульсный вход. Пропзщенный ключом 33 импульс поступит на счетный вход триггера 35, который по его заднему фронту возвратится в исходное (нулевое) состоя0 ние. При этом ключ 33 закроется.

Вследствие того, что интервалы между импульсами, входящие в один пакет, равны периоду Т эталонной частоты, а между пакетами больше или равны 2Т(,

; на выход ключа 33 (первом выходе канала преобразователя ) будут пропускаться только первые импульсы па- кето)з,

Таким образом, на вторых выходах

0 преобразователей 1 опорного и фазового каналов сформированы соответственно опорная и фазовая последовательности пакетов из тех импульсов (выборок) расниренных сигналов, -ам, плитуда которых превьплает заданное пороговое значение U ,

На первых выходах преобразователей I опорного и фазового каналов будут выделены первые импульсы (выборки) пакетов соответственно опорной и фазовой последовательностей па- кето}з (выборок).

По переднему фронту первого выделенного импульса первого пакета опорной последовательности, поступающего на счет:ный вход триггера 3, происходит переход последнего в единичное состоян1;1е5 которому соответствует высокий уровень напряжения. Положительный перепад напряжения с выхода триггера 3 поступает на счетные входы триггеров 4 и 5, переводя их в единичное состояние соответственно. При этом открываются управляемые тригге- рами 4 и 5 ключи 7 и 8 и счетчики 10 и 1I начинают считать импульсы эталонной частоты, поступающие на их входьл через открытые ключи.

После перехода триггера 3 в единичное состояние на выходе элемента И 13 появляются импульсы первого пакета опорной последовательности, которые подсчитываются счетчиком 12. Одновременно аналого-цифровой преобразователь 16 переводит значения амплитуд импульсов первого пакета опорной последовательности в цифровой код. При этом запуск аналого- цифрового преобразователя 16 осуществляется импульсами, сформированными формирователем 27, из выборок, амплитуда которых измеряется. Дешифратор 17 анализирует состояние счетчика 12 и после первого счетного импульса (например, по его заднему фронту) на его первом выходе формируется управляющий сигнал. По этому сигналу в регистр 18 записывается цифровой код преобразованной аналого-цифровым преобразователем 16 амплитуды и, первого импульса (выборки) первого пакета опорной последовательности. После прихода второго счетного импульса на вход счетчика 12 на втором выходе дешифратора 17 формируется управляющий сигнал. По этому сигналу в регистр 19 записывается цифровой код преобразованной аналого-цифровым преобразователем 16 амплитуды и второго импульса (выборки) первого пакета опорной последовательности.

По первому выделенному импульсу первого пакета фазовой последовательности, поступающему на установочный вход О триггера 4, происходит переход последнего в.нулевое состояние. При этом закрывается управляемый триггером 4 ключ 7, прекращая дальнейшее поступление импульсов на вход счетчика 10.

Таким образом, счетчиком 10 было подсчитано число N импульсов эталонной частоты, укладывающихся в фазовом интервале между первыми импульсами (выборками) первых пакетов опорной и фазовой последовательностей.

Первый выделенный импульс первого пакета фазовой последовательност поступает также на входы линии 6 задержки и формирователя 26. Формирователь 26 формирует импульс запуска аналого-цифрового преобразователя 15, который переводит в цифровой код значение амплитуды U, первого

импульса (выборки) первого пакета фазовой последовательности. Полученный цифровой код заносится в ре- 5 гистр 21 задержанным в линии 6 задержки на необходимое для. преобразования время первым выделенным импульсом первого пакета фазовой последовательности.

0 По переднему фронту первого выделенного импульса второго пакета опорной последовательности, поступа- ющего с первого выхода преобразователя 1 опорного канала на счетный

5 вход триггера 3, происходит его переход в нулевое состояние. При этом на выходе триггера 3 появляется напряжение , соответствующее логическому О, а на его инверсном выходе 0 напряжение, соответствующее логической 1. С этого момента прекращается поступление импульсов на вход счетчика 12с выхода элемента И 13. Цифровые коды амплитуд импульсов (выбо5 рок) второго пакета опорной последовательности сравниваются блоками 22 и 23 сравнения кодов соответственно с цифровыми кодами амплитуд и, и Uj , xpaняш xcя в регистрах 18 и

0 19. Как только значение цифрового кода амплитуды U-J очередного импульса (выборки) второго пакета опорной последовательности станет больше или равно значению цифрового кода ампли туды и первого импульса (выборки) первого пакета опорной последовательности и одновременно меньше значения цифрового кода амплитуды U второго импульса (выборки) первого пакета

Q опорной последовательности блоков 22 и 23 сравнения кодов, формируют управляющие сигналы, поступающие на первый и второй входы элемента И 14, При этом на выходе элемента И 14 форе мируется импульс, по которому (например , по переднему фронту) цифровой код амплитуды U заносится в регистр 20, а триггер 5 устанавливается в нулевое состояние. По этому состоянию закрывается ключ 8, прекращая доступ

0

5

импульсов на вход счетчика П..

Таким образом, счетчиком 11 было подсчитано число N импульсов эталонной частоты, укладывающихся в опорном интервале между первым импульсом (выборкой) первого пакета опорной последовательности и ближайшим к началу второго пакета опорной последовательности импульсом (выборкой), значение амплитуды Uj которой находнтся в интервале между значениями амплитуд Ц и и первых двух импульсов (выборок) первого пакета опорной последовательности.

Импульс, сформированный элементом И 14, поступает также на синхронизирующий вход (напримерр вход прерывания) вычислителя 25, по инициативе которого осуществляется занесение цифровой информации с регистров 18-21 и счетчиков 10 и И в вычислитель 25. Подключение каждого из коммутируемых коммутатором 24 входов к информационному входу вычислителя 25 осуществляется счетчиком 9, на вход которого поступают импульсы с синхронизирующего выхода вычислите ля 25 (таким выходом может являться шина, формирующая импульс готовности к приему очередной порции информации) .. Каждый из указанных импуль - сов (например, по saAHeNry фронту) увеличивает состояние счетчика на единицу и тем самым санкционирует подключение очередного коммутируемого входа коммутатора 24 к информационному входу вычислителя 25. После занесения всей необходимой информации в вычислитель 25. последний осуществляет расчет неизвестного фазового сдвига по формуле (1).

Формулаизобр етения

Способ измерения сдвига фаз, заключающийся в том, что формируют импульсные последовательности из опорных и исследуемых периодических сигналов путем стробирования эталонной последовательностью импульсов выделяют фазовый и опорной интер:валы вре мени, подсчитьшают числа периодов эталонной последовательности импульсов в опорном и фазовом интервалах времени, отличающийся тем, что, с целью повышения точности измерения, из стробированных последовательностей выбирают импульсы в моменты прохождения сигналов на линейных участках одноименных фронтов, получают последовательности с амплитудами, пропорциональными ам- гогатудам входных сигналов, формируют последовательности пакетов

Q тех выборок, амплитуды которых пре- вьппают заданное пороговое значение, щт этом выбирают две следующие одна за другой выборкив начале или конце первого пакета опорной после5 довательности и измеряют их ампли- ту даг,, причем первая выборка является начальной границей опорного и фазового интервалов, выбирают ближайшую к началу или концу второго пакеQ та опорной nocnefloBaTeJ ibHocTH выборку, измеренное значение амплитуды которой находится в интервале между амплитудами первых двух выборок, и принимают ее за конечную границу

5 опорного интервала, выбирают в качестве конечной границы фазового интервала начальную или конечную выборку первого пакета фазовой последовательности, следующего непосредственно за первым пакетом опорной

0

5

последовательности, и измеряют ее амхшитуду, по полученным данным определяют сдвиг фаз Н по следующему вы- ражениюг

U. UL

.Н.

0

5

N,Ч

N из I и и -и,

Z

где и , и, 5 и,, и и - амплитуды выборок сигнала;

N - число периодов эталонной частоты,; укладывающихся в опорном интервале;

N - число периодов эталонной частоты, укладывающихся в фазовом интервале.

фиг. 2

Изобретение может быть использовано для измерения величины угла сдвига фаз между двумя периодическими сигналами. Цель изобретения - повышение точности измерения сдвига фаз. этого обеспечивается возможность включения в расчетное соотношение более точных значений величин, характеризующих период расширенного сигнала и расширенный временный сдвиг. Устройство для реализации данного способа содержит опорный и фазовый каналы с преобразователем 1 на каждом входе, генератор 2 строб-импульсов эталонной частоты, триггеры 3-5, линию 6 задержки, ключи 7 и 8, счетчики 9-12, элементы И 13 и 14, аналого-цифровые преобразователи 15 и 16, дешифратор 17, регистры 18-21, блоки 22 и 23 сравнения кодов, коммутатор 24, вычислитель 25, формирователи 26 и 27 импульсов. Последовательность операс ю (Л ел

Редактор А.Козориз

3699/43

Тираж 728 Подписное ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие,г.Ужгород,ул.Проектная.4

Фиг J

Составитель В.Шубин

Техред О.Сопко Корректор И.Муска