Устройство для сложения и вычитания чисел по модулю @ Советский патент 1986 года по МПК G06F7/72 

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах и устрой стйах, функционирующих в системе ос- классов.

Цель изобретения - повьшение быстродействия.

На чертеже представлена структурная схема устройства для сложения и вычитания чисел по модулю Р ,

Устройство содержит первьй входной регистр 1, дешифратор 2, первая группа элементов И 3, вход запуска устройства 4, генератор импульсов (ГИ) 5, первьй и второй элементы И 6 и 7, умножитель 8, суммирующий счетчик 9, схема сравнения 10, второй входной регистр 11, кольцевой сдвигающий регистр (КСР) 12, элемент ИЛИ 13, выходной регистр 14, выход результата 15, первый информационный вход 16, пятая и шестая группы .элементов И 17 и 18, вторая группа элементов ИЛИ 19, второй информационный вход 20, четвертая группа элементов И 21, третья группа элементов И 22, ; первая группа элементов ИЛИ 23, вторая группа элементов И 24, седьмая группа элементов И 25, третья группа элементов ИЛИ 26, третий и четвертый элементы И 27 и 28, входы управления сложением и вычитанием 29 и 30.

Дешифратор 2 преобразует операнд из двоичного кода в унитарный. Количество выходных шин равно P(O-rP-l)

Умножитель частоты 8 В-п 2og (Р-1)+1 раз увеличивает количество, выходных импульсов генератора 5.

Количество разрядов КСР 12 равно количеству возможных остатков по исходному модулю Р . Каждый разряд КСР 12 состоит из п )+1 двоичных разрядов, необходимых для представления наибольшего вычита по модулю Р ,

S

Работу устройства удобно рассмотреть в двух режимах; режим определения результата операции модульного сложения и режим определения результата операции модульного вычитания. Исходное состояние устройства: нулевое состояние регистров 1, 11 и 14, а в разрядах КСР 12 записана первая строка таблицы модульного сложения (вычитания) (A+B)modP.

Определение результата операции (A+B)modP.

5

Присутствует сигнал шины 29. .По входной шине 16 операнд Д в-двоичном коде через открытые элементы И 18 шестой группы, элемент ИЛИ вто- рой группы 19, регистр 1 поступает на вход дешифратора 2, с выхода которого сигнал, соответствующий значению Н, поступает на первый вход А (А О Р-1) элементов И первой

0 группы Зо А по входной шине 16 второй операнд В в двоичном коде через открытые элементы И 22 третьей группы, элемент ИЛИ первой группы 23 поступает в регистр 11.- По сигналу шины 4 с выхода ГИ 5 на вход открытых элементов И 6 и 7, с выхода элемента И 6 импульсы через умножитель 8 (где они увеличиваются в п fog. (Р -1 )j + +1 раз) поступают на вход КСР 12,

р сдвигая его содержимое на В п двоичных разрядов влево (против часовой стрелки). Одновременно с выхода элемента И 7 ИМПУЛЬСЫ поступают на рход суммирующего счетчика 9. При совпа5 дении содержимого счетчика 9 и ре- ; ги.стра 11, выходной сигнал схемы сравнения 10 закрывает элементы И 6 и 7, открывает А-й элемент И первой . группы 3 и открывает элемент И 27, выходной сигнал которого открывает А-й элемент И второй группы 24, через который содержимое А-го разряда .КСР 12, через А-й элемент ИЛИ 13 поступает на вход регистра 14.

Определение результата операции

5 (A-B)modP (поступает сигнал амны 30). По входной шине 16 операнд Д в двоичном коде через открытые элементы пятой группы И 17, элемент ИЛИ перво й группы 23 поступает на вход регист0 ра 11.

По выходной шине 20 операнд Б в двоичном коде через открытые элементы И четвертой группы 21, элементы

КПИ 19 второй группы, регистр 1 по- ступает на вход дешифратора 2, с выхода ко.торого сигнал,, соответствующий значению В , поступает на первый вход В-го элемента И первой группы 3.

0 Б данном случае содержимое КСР 12 сдвигается влево на А-п разрядов, а выходной сигнал схемы 10 открывает В-й элемент И первой группы 3 и открывает элемент И 28, .ВЬЕХОДНОЙ сиг5 нал которого открьгеает (Р-В)-й элемент И седьмой группы 25, через который содержимое (Р-В)-го разряда КСР 12 через В-й элемент ИЛИ третьей груп3

пы 26, элемент ИЛИ вход регистра 14.

13 поступает на

Формула изобретения

Устройство для сложения и вычитания чисел по модулю Р, содержащее первый и второй входные регистры, дешифратор, генератор импульсов, первый и второй элементы И, умножитель, суммирующий счетчик, схему сравнения кольцевой сдвигающий регистр, элемент ИЛИ, выходной регистр, первую, вторую, третью и четвертую группы элементов И, первую группу элементов ИЛИ, причем выходы первого входного регистра подключены к входам дешифратора, выходы которого подключены к первым входам соответствующих элементов И первой группы, выходы которых соединены с первыми входами соответствующих элементов И второй группы, вход запуска генератора импульсов является входом запуска устройства, а выход соединен с первыми входами первого и второго элементов вторые входы которьк подключены к выходу схемы сравнения и к вторым входам элементов И первой группы, выход первого элемента И соединен с входом умножителя, выход которого соединен с входом разрешения кольцевого сдвигающего регистра, выходы разрядов которого соединены с вторыми входами соответствующих элементов И второй группы, выход второго .элемента И соединен с информационным уходом суммирующего счетчика, выход которого соединен с первым входом схемы сравнения, второй вход которой соединен с выходом второго входного регистра, информационный вход которого соединен с выходами элементов ИЛИ первой группы, первые входы которых соответственно соединены с выходами элементов И третьей группы, первые входы которых соединены соответственно с первыми входами элементов И четвертой группы и являются первым информационным входом устройства, вторые входы элементов И третьей и четвертой групп соединены со , Ш

15

2478684

ответственно с входами управления сложением и вычитанием устройства, вьпсод элемента ИЛИ соединен с информационным входом выходного регистра, выход которого является выходом результата устройства, о т л и ч а ю- щ е е с я тем, что, с целью повышения быстродействия, в устройство введены пятая, шестая, седьмая группь элементов И, вторая и третья группы элементов ИЛИ, третий и четвертый элементы И, причем второй.информационный вход устройства соединен с первыми входами элементов И пятой группы и с первыми входами элементов И шестой группы, вторые входы элементов И пятой и шестой групп соединены соответственно с входами управления вычитанием и сложением устройства, выходы элементов И пятой группы соединены с вторыми входами элементов ИЛИ первой группы, выходы элементов И шестой группы соединены с первыми входами элементов ИЙИ второй группы, вторые входы которых соединены с выходами элементов И четвертой группы, выходы элементов ИЛИ второй группы соединены с информационным входом первого входного регистра, первые входы третьего и четвертого элементов И соединены соответственно с входами управления вычитанием и сложением устройства, а вторые входы подключены к выходу схемы сравнения, выход четвертого элемента И соединен с третьими входами элементов И вто20

25

30

35

рой группы, выход третьего элемента И соединен с первыми входами элементов И седьмой группы, вторые входы которых соединены соответственно с выходами . элементов И первой группы, третьи входы элементов И седьмой группы Соединены с выходами соответствующих разрядов кольцевого сдвигакяцего регистра, выходы элементов ИЛИ третьей группы соединены с входами элемента ИЛИ, первый и второй входы k-ro элемента ИЛИ третьей группы (где k О, (Р-1)) соответственно соединены с выходами k-ro элемента И второй группы и k-ro элемента И седьмой группы.

Редактор И.Сегляник

Составитель М.Есенина Техред Э.Чижмар

Заказ 4127/49Тираж 671Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д, 4/5

Производственно-полиграфическое предприятие, г.Ужгород, ул. Проектная, 4

Корректор Е.Сирохман

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в системах и устройствах, функционирующих в системе остаточных классов. Цель изобретения - повышение быстродействия выполнения операции модульного вычитания за счет исключения из схемы устройства сумматора по модулю Р , игравшего в прототипе роль инвертора по модулю Р второго операнда Ь. Повышение быстродействия выполнения оЯерации модульного вычитания достигается путем введения трех групп элементов И,двух групп элементов ИЛИ и двух элементов И, при этом при режиме модульного вычитания первый операнд А подается на вход второго входного регистра,а второй операнд В - на вход первого входного регистра. В предлагаемом устройстве для алгоритма определения результата операции модульного вычитания используется следукщее отношение А+ ( Р - &) (Р - fc) + А . 1 ил. в (Л ю . ч 00 О) сх