Устройство для передачи информации Советский патент 1986 года по МПК G08C19/28 

Изобретение относится к системам передачи электрических сигналов и может быть исиользовано в адаптивнь(х системах со сжатием данных.

Цель изобретения - повышение информативности устройства.

На фиг-. 1 представлена функциональная схема предлагаемого устройства; на фиг. 2 - схема коммутатора.

УстройстЕЮ (фиг. 1) содержит синхронизатор 1, блок 2 опроса, кодер 3 адреса, кодер 4 информации, кодер 5 времени, блок 6 передачи, счетчик 7, деи1ифратор 8, коммутаторы 9 и 10, триггер 11, элемент 12 задержки, входы 13 и 14 устройства, выходы 15 и 16 устройства. Ком.мутатор 9 состоит из элементов И 17 н 18.

Блок 2 опроса предназначен для циклического опроса информационных входов 13 и ныя.в, существенных отсчетов с фор- мирг)вание.1 признака сундественного отсчета, управляющего работой кодеров 3, 4 и 5 и счетчика 7.

Кодеры 3 и 4 предназначены для формирования кодов адреса и информации, за- 10СИМЫХ в буферную память блока 6 пере- д.ачи при постунлении признака существенного отсчета с первого выхода блока 2.

Блок 6 передачи предназначен для оперативного хранения кодовых групп, соответствующих последовательно выявляемым еу- 1цественным отсчетам, и вывода этих кодо- вы.х групп в телеметрический тракт в порядке их поступления с частотой маркерного сигнала (частотой кадров), приходящего со второго выхода синхронизатора 1. В каждую ячейку памяти блока 6 наряду с кода м.ч ад|хч а и информации заносится код разметки по кадрам (временной разряд).

Кодер 5 времени иредназначен для формирования признака первого существенного отсчета в каждом кадре, заносимого во временной разряд ячейки памяти блока 6, а также для формирования признака холостого кадра.

Счетчик 7 предназначен для определения за1 рузки блока 6 формирования сообщений путем вычисления текущей разности между числом заносимых в него и считываемых из него кодовых групп и может быть вы- nojuietr. например, на микросхемах типа Г)ЗЗИЕ7. Деигифратор 8 предназначен для иь;дикации загрузки блока 6 путем выдачи сисна.па при нулевом содержании счетчика 7 и может быть выполнен, например, на мик- юсхемах типа 533,71А2. Коммутатор 9 предназначен для формирования управляющих сигпалов, поступающих на блок 2 опроса t коммутатор 10. Ком.мутатор К) предназ- i-ачен для формирования сигналов управле- I ИИ состоянием триггера 1 1 в зависимос- Т1 от на. о-1ереди при возникновении холос 1 oro кадра опроса.

Tp Hriep i 1 предназначен для формирования сигнала дополнительного разряда сообщения, поступающего в телеметрический тракт со второго выхода 16 устройства синхронно со считывание.м очередной кодовой группы с первого входа 15 устройства, и .может быть выполнен, напри.мер, на мик- росхеме 533ТР2.

Элемент задержки 12 предназначен для задержки управляющего и.мпульеа, поступающего па коммутатор 10 в целях управления подачей маркерного сигнала на со- 0 ответствующий вход триггера П. При этом время задержки т должно быть в пределах:

, где То - длительность такта опроса.

Устройство работает следующим образо.м.

Блок 2 циклически опрац ивает информа- 5 ционные входы устройства и выделяет по заданному алгоритму существенные отсчеты, подлежащие выводу в телеметрический тракт. Цикл опроса (кадр) содержит М тактов, в каждом из которых опращивается один из входов, составляющих в совокупности информационный вход устройства. При выявлении существенного отсчета на первом выходе блока 2 формируется управляющий сигнал.

Кодер 4 информации кодирует поступаю- 5 щую со второго выхода блока 2 информацию и по управляющему сигналу с первого выхода блока 2 заносит код этой информации через соответствующий вход в блок 6 передачи.

Одновременно в блок 6 через соответ- 0 ствующий вход заносится код адреса существенного отсчета, формируемый кодером 3 адреса по сигналам, поступающим от синхронизатора 1 и блока 2.

Блок 6 содержит буферное запоминаю. щее уетройство, хранящее кодовые группы, отноеящиеся к последовательно выявляемым существенным отсчетам. Считывание указанных кодовых групп осуществляется равномерно с частотой маркерных импульсов в порядке поступления существенных отече0 тов на вход блока 6.

При выявлении первого существенного отсчета в каждом кадре по управляющему сигналу с первого выхода блока 2 в кодере 5 времени формируется единичный сигнал, заносимый во временной разряд, соответствующий данному отсчету ячейки памяти блока 6.

В других существенных отсчетах данного кадра на выходе кодера 5 формируется и во временной разряд ячейки паQ мяти блока 6 заносится нулевой сигнал, что и обеспечивает разметку Г1ринят)1х сообщений по кадрам. Кроме того, кодер 5 осуп,ествляет счет числа тактовых и.чпуль- со1 поступающих с первого выхода синхронизатора 2.

5 В елучае отсутствия в кадре активных инф ормационных входов кодер 5 в предпоследнем (М--) гакте кадра формирует на своем управляющем выходе един гчный сигнал, являющийся признаком холостого кадра.

Счетчик 7, на прямой и реверсный входы которого поступают сигналы с первого выхода блока 2 и второго выхода синхронизатора 1 соответственно, определяет разность между числом существенных отсчетов и числом маркерных импульсов, характеризующую загрузку блока 6, т. е. число кодовых групп в буферной памяти блока 6, ожидающих очереди на считывание в телеметрический тракт.

Код загрузки с выхода счетчика 7 поступает на вход дещифратора 8. При нулевом содержании счетчика 7 (т. е. при полной разгрузке блока 6) на выходе дешифратора 8 образуется единичный сигнал, разрешающий прохождение в (М-1)-м такте единичного сигнала с второго выхода кодера 5 через первый выход коммутатора 9 на третий вход блока 2, вызывая принудительно существенный отсчет в последнем (М) такте данного холостого кадра.

В случае наличия очереди в блоке 6 сигнал на выходе дешифратора 8 равен нулю, при этом третий вход блока 2 блокирован, принудительный отсчет не формируется, а возникающий в М-1 такте холостого кадра единичный сигнал с второго выхода кодера 5 через второй выход коммутатора 9 и элемент 12 задержки поступает на второй вход коммутатора 10. При этом обеспечивается прохождение очередного маркерного импульса со второго выхода синхронизатора 1 через первый выход коммутатора 10 на первый вход триггера И, .в- результате чего триггер 11 устанавливается в начале следующего кадра в единичное состояние, свидетельствующее о пропуске принудительного отсчета. Выходной сигнал триггера 11 транслируется через второй выход устройства в телеметрический тракт в виде дополнительного разряда передаваемого одВ рассматриваемом примере принято, что на передающей стороне выявлены; во

новременно сообщения с первого выхода устройства, чем и достигается временная привязка информации. В указанном состоянии триггер 11 пребывает до прихода следующего маркерного импульса. При этом, если следующий кадр не является холостым или если очередь отсутствует, сигнал на втором входе коммутатора 10 равен нулю и следующий маркерный импульс через второй выход коммутатора 10 поступает на второй вход 0 триггера 11, устанавливая его в нулевое состояние.

В случае нескольких холостых кадров подряд при наличии очереди в блоке 6 сброс триггера 11 не происходит, пока не произойдет изменение состояния выхода дещиф- ратора 8 или формирование существенного отсчета в блоке 2.

Таким образом, в зависимости от загрузки блока 6 передачи в холостом кадре либо формируется принудительно существенный отсчет в A f-M такте этого кадра, либо принудительный отсчет пропускается, а при считывании очередного существенного отсчета в телеметрический тракт в дополнительном разряде сообщения передается признак пропуска.

При этом номер кадра /V,, соответствующий принятому с г -м порядковым номером сообщению, определяется по формуле

,,1+р,) , О) где р/ - значение временного разряда в кодовой группе, соответствующий г -му сообщению-,

0 ANi - число сообщений, принятых с последовательными порядковыми номерами, начиная с (/V,--i+2)-ro образующих непрерывную последовательность единиц в дополнительном разряде у.

В таблице приведен пример восстанов ления временной привязки принятой последовательности из 15 сообщений на основе информации, содержащейся во временном (Р,) и дополнительном (7/) разрядах кода сообщений.

0

5

втором кадре - четыре существенны.х отсчета, в четвертом и двенадцатом -- по

два, а в первом, седьмом, девятом и четырнадцатом кадрах - по одному существенному отсчету, остальные кадры холостые. Расчет Ni проводился по формуле (1).

Из приведенных результатов видно, что в принятом сообщении отсутствуют принудительные отсчеты в третьем, пятом, щес- том, восьмом и тринадцатом холостых кадрах, благодаря чему происходит быстрая разгрузка памяти блока 6 (к девятому кадру - после загрузки во втором и четвертом кадрах, к четырнадцатому - после загрузки в двенадцатом кадре). При этом максимальное число занятых ячеек памяти 3 (для прототипа при той же частоте опроса 5, с тенденцией к дальнейшему росту во времени).

Таким образом благодаря разгрузке буферной памяти блока передачи в холостом кадре достигается повыщение скорости передачи, т. е. повыщение информативности устройства.

Формула изобретения

Устройство для передачи информации, содержащее синхронизатор, первый выход которого подключен к первым входам кодера адреса, кодера информации и кодера времени и блока опроса, первый выход которого соединен с вторыми входами кодера адреса, кодера информации и кодера времени, выходы подключены соответственно к первому, второму и третье.му входам блока передачи, выход которого является первым выходом устройства, второй выход синхронизатора соединен с третьим входом кодера времени, второй вход блока опроса является первым входом устройства, отличающееся тем, что, с целью повышения инфор.ма- тивности устройства, в него введены счет чик, дешифратор, элемент задержки, первый и второй коммутаторы, триггер, второй выход синхронизатора подключен к четвертому входу блока передачи и к первым входам первого коммутатора и счетчика, выход которого через дешифратор соединен с первым входом второго коммутатора, первый выход которого подключен к третьему входу блока опроса, второй выход которого соединен с третьим входом кодера информации, второй выход кодера времени подключен к второму

0 входу второго коммутатора, второй выход котерого через элемент задержки соединен с вторым входом первого коммутатора, первый и второй выходы которого подключены соответственно к первому и второму триггеру, выход которого является вторым

выходом устройства, первый выход блока опроса соединен с вторым входом счетчика, третий вход которого является вторым входом устройства.

/7

/

г/

Составитель М. Артамонов

Редактор Н. ГорватТехред И. ВересКорректор Л. Пилипенко

.Заказ 4129/51Тираж 515Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП «Патент, г. Ужгород, ул. Проектная, 4

Фие.г.

Изобретение относится к области телемеханики и может быть использовано в адаптивных системах передачи со сжатием данных. Цель изобретения - повышение информативности устройства. Блок спроса выявляет существенные отсчеты, подлежащие выводу в телеметрический тракт. Кодер информации кодирует эту информацию и заносит ее в буферное запоминающее устройства блока передачи. При выявлении существенного отсчета кодер времени формирует единичный сигнал, в других существенных отсчетах данного кадра кодер формирует нулевой сигнал. В случае отсутствия в кадре существенных отсчетов кодер формирует единичный сигнал холостого кадра. В зависимости от загрузки блока передачи в холостом кадре либо формируется принудительно существенный отсчет, либо принудительный отсчет пропускается, а при считывании передается знак пропуск. Благодаря разгрузке буферной памяти блока передачи в холостом кадре увеличивается скорость передачи. 3 ил. i (Л to 4 СО