Ключевой усилитель цифрового усилителя мощности Советский патент 1986 года по МПК H03F3/217 

Изобретение относится к усилению, в частности к ключевым усилителям цифровых усилителей мощности аналого вых сигналов. Цель изобретения - увеличение надежности путем уменьшения частоты коммутации отдельных переключающих каскадов. На фиг.1 представлена структурная электрическая схема ключевого усилителя цифрового усилителя мощности (для 6-ти переключающих каскадов); на фиг.2 - структурная электрическая схема коммутатора; на фиг.З - времен ная характеристика U (t) двух сину: соидапьных амплитуд сигнала Uj (из которых одна занимает весь диапазон входного сигнала ESB, а другая - при мерно лишь третью часть амплитуды, что соответствует при использовании усилителя в мощном передатчике соответственно различным коэффициентам глубины модуляции); на фиг.З - А временные диаграммы взаимосвязи меж ду ступенями напряжения V, jVj ,.. . ,Уб и переключающими каскадами 6 ,6 ,. 6j, , когда амплитуда входного сигнала занимает весь диапазон; на фиг.З временные диаграммы взаимосвязи меж ду ступенями напрязйения Vj .V и переключающими каскадами 6 ,6 6(, когда амплитуда входного сигнап занимает лишь одну треть диапазона. Ключевой усилитель цифрового усилителя мощности содержит входной пре образователь 1 сигнала, коммутатор 2 контрольньЁй блок 3, нагрузку 4, гене ратор 5 тактовых импульсов, и переключающих каскадов 6, ,6 ,...,6, переключающие логические блоки 7 и 8, декодирующие блоки 9 и 10, аналогоцифровой преобразователь (АЩ1) 11, накопительный элемент 12, сравнивающий элемент 13, переключагацие каскады содержат переключатели 14, 14. ,.. 14 и источники напряжения 15i „ISj ,, ...,5п (Ui.Uj ,...UH). Ключевой усилитель цифрового усилителя мощности работает следующим образом.. На вход устройства поступает вход ной аналоговый сигнал, при этом вход ной преобразователь 1 подразделяет диапазон входного сигнала ESB т.е

полный диапазон максимальной амплиту- 55 отключение

ды сигнала Ut множество одинаковых ступеней Vi,4 ,...,V при п 6

(фиг.З) . С помощью генератора 5 так.Г

Линии Z иЫ проложены к входу коммутатора 2 (фиг.2). Линия Z На .подключение, в рамках коммутатора товых импульсов периодически считывается мгновенное значение амплитуды аналогового входного сигнала и определяется сколько ступеней напряжения содержится в данном считанном значении амплитуды. Если число этих ступеней напряжения по сравнению с полученным в предыдущем процессе считывания значения увеличивается на единицу, то на выходе аналого-цифрового преобразователя 11 появляется соответствующая управляющая команда, которая приведет к подключению дополнительного переключающего каскада в последовательную схему. Если это число уменьшается на единицу, то аналогичным образом выдается управляющая команды, которая приводит к отключе- нию одного из переключающих каскадов из последовательной схемы. Аналоговый входной сигнал поступает на А1Ц1 11, который управляется посредством подачи на вход управления АЦП 11 тактового сигнала от генератора 5 тактовых импульсов и например, каждые 10 мкс считывает величину входного сигнала, АЦП 11 вырабатывает соответствующее этой амплитуде сигнала дискретное значение,-которое заносится в накопительный элемент 12, Одновременно с записью значений в накопительном элементе J 2 это значение подается на вход сравнивающего элемента 13, которое также тактируется от генератора 5 тактовых импульсов. На другой вход сравнивающего элемента 13 подается то дискретное значение амплитуды сигнала, которое бьшо получено в предьщущём процессе считывания и перед записью нового значения в накопительном элементе 12 сохранилось, а затем выводилось оттуда синхронно с записью этого нового значения. Таким образом, в сравнивающем элементе 13 только что считанное значение амплитуды сравнивается с соответствующим предварительно считанным значением в виде эквивалентных, дискретных значений. При повьппении амплитуды сравнивающий элемент 13 выдает команду через линию Z На подключение, при понижении амплитуды - управляющую команду через линию W На

2 входит в переключающий логический блок 7, а линия Ц На отключение в аналогичный переключающий логический блок 8. Оба блока 7 и 8 управляются с помощью соответствующих декодирующих блоков 9 и 1 о, которые управляются от контрольного блока 3 и получают от него адресную информацию в кодированной форме о техдвух переключающих каскадах, которые должмы подключаться или отключаться в качестве следующих каскадов. Как только поступающая адресная информация расщифровывается в запущенном декодирующем блоке 9 или 10, то этот декодирукяций блок активизирует соответствующий переключающий логический блок 7 или 8, который затем устанавливает соединение между линиями Z и W на входе коммутатора и линиями на выходе коммутатора, которые идут :к тому переключающему каскаду, который соответствует обработанной адресной информации.

В целом вход управления каждого из переключамщих каскадов соединяетс с коммутатором 2 таким образом, что может подаваться либо управляющая команда для подключения переключающего каскада, либо для отключения переключающего каскада. Если, например переключающий каскад еще не подключен и переключающий логический блок 7 установлен таким образом, что следующая команда на подключение будет подана на этот пере ключ акмций каскад (6s)i то последний со своим источником напряжения 155 (U«f) будет включен в последовательную схему и выходное напряжение будет повьшено на соответствующую величину. В контрольном блоке 3 теперь на основе рабочих параметров всех переключающих каскадов выбирается новый (еще не подключенный) переключающий каскад и соответствукицАя адресная информация подается через декодирующий блок ,9 на переключающий логический блок 7 который с помощью этой адресной информации создает соответствующую ей новую взаимосвязь между своим входом и выходом, так что при поступлении следующей команды на подключение из входного преобразователя 1 сигналов производится подключение вновь выбранного переключающего каскада. Аналогичный процесс происходит при отключении с помощью декодирующего блока 10 в переключающем логическом блоке 8.

Внутренняя структура контрольного блока 3 в каждом отдельном случае ориентируется на то, каким образом должно контролироваться рабочее состояние переключающих каскадов 6j ,.. . 6. Например, измеряется время между двумя.следующими другза другом коммутационными процессами для каждого переключающего каскада и для соответствукяцего процесса подключения или отключения выбирается именно тот переключакяций каскад, который с момента своего последнего коммутационного процесса является подключением или отключением в технике наиболее длительного времени.

На фиг.З размах входного сигнала ESB подразделен в соответствии с числом переключающих каскадов 6 ,6,... 6 на шесть ступеней напряжения V,

VjVg.

Амплитуда Ui одного из двух больших синусоидальных сигналов, исходя от нул поочередно пересекает ступени напряжения Vj , Vj и Vj вплоть до максимума и затем в обратной последовательноети поочередно переходит через ступени с V по V вплоть до минимума или отрицательного максимума.

При этом на фиг.4 рабочие характеристики получаются согласно взаимосвязи между ступенями напряжения Vj , V.,...,V( и переключакщими каскадами 6 ,62 ,.. . ,6, . При возрастающей амплитуде входного сигнала U, вначале подключаются поочередно переключающие каскады 6-,65 и 6 . Как только амплитуда Ui начинает падать и стремиться к своему минимальному значению, первым отключается не переключанмций каскад 6ь , а переключающий каскад d , так как этот переключающий каскад к этому времени находится в подключенном состоянии уже наиболее длительное время. Это же оуносится к переключающим каскадам 6 ,6j, . .. ,6 , которые отключаются поочередно. Таким образом, включение переключающих каскадов 6,...,6 производится более равномерно, причем фазы включения для каждого переключающего каскада примерно одинаковы по длительности.

На фиг.5 рассматривается входной сигнал с меньшей амплитудой, что встречается значительно чаще (в радиолередатчиках в результате распределения амплитуд), Такой сигнал изменяется лить между ступенями напряжения и и Уд (фиг.З). Все переключающие кйскады равномерно подключаются или отключаютсями коммутационные нагрузки соответственно распре; еляются на все переключающие каскады. В то время как частота коммутаций пере- . ключающих каскадов 6 и 6 -равна. частоте входного сигнала, частота коммутаций сокращается до одной трети от этой частоты коммутаций и распределяется по всем перекпючанщим каскадам б-i ,6г ,. . . ,6, , так как ампли туда входного сигнала составляет примерно лишь одну греть диапазона входного сигнала Е2В„ , Это отношение вытекает из общего соотношения, заключающегося в том, что с уменьшением амплитуды входного сигнала частота коммутаций отдельньЬс переключающих каскадов также уменьшается по сравнению с частотой сигнала. . Формула изобретения Ключевой усилитель цифрового усилителя модности, содержащий входной преобразователь сигнала, вьшолненный в виде аналого-цифрового преобразов теля, вход которого является входом входного преобразователя сигнала, выход соединен с одним входом сравн вающего элемента с .двумя выходами, являющимися выходами входного преоб разователя сигнала, а также п переключакядих каскадов, каждый из которых содержит источник напряжения переключатель, один вход которого соединен с первым вьгеодом источника напряжения, другой вход - с другим выводом источника напряжения, а вход управления переключателя является входом управления переключающего каскада, причем выход каждого предыдущего переключающего каскада соединен с первым вьгоодом источника напряжения последующего переключающего каскада, первый вывод источника напряжения первого переключающего каскада и выход переключателя -го переключающего каскада подключены соответственно к первому и второму выводам нагрузки, отличающийся тем, что,С целью увеличения надежности за счет уменьшения частоты ко№ утации отдельных переключающих каскадов, в него введен коммутатор, вход На подключение и вход На отключение которого соединены с соответствующими выходами входного преобразователя ригнала, при этом выходы коммутатора образуют выходов, каждая пара из которых представляет собой выход На подключение и выход На отключение, и соединены с входом управления ветствующего переключающего каскада, между выходом аналого-цифрового преобразователя и другим входом сравнивающего элемента входного преобразователя сигнала включен накопительный элемент, а также введен генератор . тактовых импульсов, выход которого соединен с входами управления аналого-цифрового преобразователя сравнивающего элемента и накопительного элемента входного преобразователя сигнала.

S0

i-::::j

f

.V-

Ли

S4

x

S3

S2

/

.4

X /

фие.5