Адаптивный временной дискретизатор Советский патент 1986 года по МПК G08C19/16 

О)

vl

4

сл -J

Изобретение относится к информационно-измерительной технике и может быть использовано в телеизмерительных системах со сжатием данных.

Цель изобретения - повышение точкости дискретизатора.

На фиг. 1 показана структурная схема дискретизатора; на фиг. 2 - функциональная схема узла управления.

Адаптивный временной дискретизатор содержит (фиг. 1) дифференцирующий блок 1, интегратор 2, блок 3 сравнения, делитель 4 частоты следования импульсов и узел 5 управления.

Узел 5 управления содержит (фиг.2) блок 6 модуля, первый, второй элементы 7 и 8 сравнения, первый, второй элементы И 9 и 10, реверсивный счетчик 11,.третий, четвертый элементы 12 и 13 сравнения и генератор 14 импульсов.

Дифференцирующий блок 1 осуществляет формирование второй производной входного сигнала и имеет регулируе . коэффициент усиления. Интегратор 2 производит двухкратное интегрирование поступающих на его вход сигналов . Блок 3 сравнения формирует на выходе сигнал 1 при достижении сигналом на его входе порогового значения. Делитель 4 частоты пропускает на свой выход каждый К-й входной импульс, где коэффициент К формируется на выходе блока 5 управления. Узел 5 управления формирует кодовый сигнал . К правления коэффициентом усиления блока 1 для поддержания на его выходе уровня второй производной входного сигнала в заданных пределах от И,

.до Ux( U,Ua).

Узел 5 работает следующим образом

Сигнал второй производной б (i) с выхода блока 1 поступает через блок модуля на входы элементов 7 и 8, сравнения, где сравнивается с граничными уровнями D,,U. Если/ ii (, или/и (i), то с выхода генератор через элемент И 9 или 10 в реверсивный счетчик 11 поступают импульсы, увеличивающие или уменьшающие хранящееся там число К, код которого с выхода счетчика 11 поступает на вход блока 1 и меняет уровень сигнала (J (i) Регулирование продолжается до тех пор, пока величина/О (i )/ не вко-. дит в зону от U( до и 2 или состояние счетчика 11 не достигает граничного ( К тин илиКд,(,кс) после чего элемент И 9 или 10 закрывается.

Адаптивный временной дискретизатор работает следуюпщм образом.

Входной сигйал дважды дифференцируется в блоке 1, после чего дважды интегрируется в интеграторе 2, вычисляя таким образом погрешность линейной экстрапогшцки (t). При достижении величиной /f(t)/ заданного уровня q происходит срабатывание блока 3 сравнения и обнуление интегратора 2. Чтобы влияние паразитных утечек и дрейфов интегратора 2 было незначительным, входной сигнал интегратора 2 должен быть в расчетной зоне от Ui до Llj . Для достижения . этого узел 5 изменяеткоэффициент усиления блока 1 в К раз, что приводит к увеличению уровня /б/в К раз. Длительность интервала дискретизации при линейной экстраполяции связана с вехшчинами,/и/и аизвест- ным соотно лением tq 2&а /liir, откуда следует возрастание в К раз частоты срабатывания блока 3. Для устранения этого узел 5 управляет коэффициентом делителя 4, в результате чего на выходе делителя 4 формируетс нужная частота адаптивной временной дискретизации.

г...

Таким образом,предлагаемое изоб™ ретение позволяет повысить точность адаптивного временного дискретизатора. При однократном дифференцировани и интегрировании дискретизатор работает в режиме адаптивной нулевой экстраполяции.

Формула изобретения

1; Адаптивный временной дискретизатор, содержащий дифференцирующий блок, информационный вход которого является информационным входом дислртизатора, выход дифференцирующего бдока соединен с информационйьш входом интегратора, и делитель частоть:, выход которого является выходом дискретизатора, отличающийся тем, что, с целью повьш1ения точности дискретизатора, в него введены узел управления и блок сравнения, информа ционный вход узла управления подключен к выходу дифференцирующего блока выходы узла управления соединены с соответствующими управляющими входами дифференцирующего блока и делителя частоты, выход интегратора соединен с информационным входом блока

сравнения, выход которого с.оединен с информационным входом делителя частоты и входом сброса интегратора, управляющий вход блока сравнения, первый и второй управляющие входы узла управления являются соответственно IjiepBUM,вторым и третьим управляющими входами дискретиэатора.

2. Дискретизатор по п. 1, о т л ич.ающийся тем, что узел управпения содержит блок модуля, элементы сравнения, элементы И, счетчик и генератор импульсов, выход блока модуля соединен с первыми входами первого и второго элементов сравнения, выходы которых соединены с первыми входами соответственно первого и второго

элементов И, выход генератора импульсов соединен с вторыми входами первого и второго элементов И, выходы которых соединены соответственно с суммирующим и вычитающим входами счетчика, выходы счетчика соединены с соответствующими входа14И третьего и четвертого элементов сравнения и являются выходами узла управления, выходы третьего и четвертого элементов сравнения соединены с третьими входами соответственно первого и второго элементов И, вход блока модуляj вторые входы первого и второго элементов сравнения являются соответственно j информационным, первым и вторым управляющими входами узла ynpas- f лелия.

Изобретение относится к информационно-измерительной технике и может применяться в телеизмерительных системах со сжатием данных. Изобретение позволяет повысить точность дискретизатора. Дискретизатор реализует алгоритм адаптивного экстраполятора первого (или нулевого) порядка и содержит дифференцирующий блок, интегратор, блок сравнения, делитель частоты и узел управления, выполненный на блоке модуля, элементах сравнения, элементах И, счетчике и генераторе импульсов. 1 з.п, ф-лы, 2 ил. СЛ

fut. 2