Конвертор Советский патент 1986 года по МПК H02M3/335 

дение пор:)говрго элемента 12, триггеров защиты 13, 14, .элементов задержки 15, 16, симметрирующих триггеров 17, 18, логических трехвходов элементов И 19, 20 обеспечивает защиту транзисторов усилителя мощности путем обеспечения симметричной по 7 полупериодам работы. Непрерывное симметрирование происходит в течение всего времени действия перегг-узки. Величина макс, тока через транзисторы может устанавливаться опорным уровнем пороговых элементов и регулироваться. 2 ил.

Изобретение относится к области электротехники и может быть использовано во вторичных источниках питания. Цель изобретения - увеличение надежности и КПД. Конвертор состоит из усилителя мощности на транзисторах 1,2, датчика тока 3, выходного трансформатора 4, выпрямителя с фильтром 5, емкостных делителей 6, 7, задающего генератора 8, широтно-импульсного модулятора 9, формирователя импульсов 10, порогового элемента 11. Вве(Л

Изобретение относится к электротехнике и может быть использовано во вторичных источниках питания. Цель изобретения - увеличение надежности и КПД конвертора. На фиг. 1 представлена схема конвертора; на фиг. 2 - временные диаграммы, поясняющие работу схемы. Конвертор состоит из транзисторов Iи 2 усилителя мощности, датчика 3 тока, выходного трансформатора 4, выпрямителя с индуктивно-емкостным фильтром 5, емкостных делителей 6 и 7 задающего генератора 8, щиротно-импульсног о модулятора 9, формирователя 10 импульсов, пороговых элементов IIи 12, триггеров 13 и 14 защиты, элементов 15 и 16 задержки, симметрирующих триггеров 17 и 18, логических трехвходовых элементов И 19 и 20. Схема работает следующим образом В номинальном режиме работы сигналы с выходов датчика тока не превышают опорного уровня пороговых эле ментов 11 и 12. При этом триггеры 13 и 14 защиты, элементы 15 и 17 задержки, симметрирующие триггеры 17 и 18 находятся в исходном состоянии и не оказывают влияние на прохождени управляющих сигналов с выхода широтно-импульсного модулятора 9 через ло гические элементы И 19 и 20 в входны цепи транзисторов 1 и 2 усилителя мощности. В случае, если ток одного из тран зисторов усилителя мощности, наприме транзистора 1, в момент времени t (см. фиг. 2) превышает заданную величину, сигнал с первого выхода датчика 3 тока, превышает опорный уровень порогового элемента 12 и перево дит его в рабочее состояние (U,) . Выходной сигнал порогового элемента 12 переводит триггер 14 защиты в рабочее состояние (иц ). Триггер 14 защиты своим выходным сигналом в момент времени t производит запирание логического элемента 20, а,следовательно, и запирание транзистора 1 усилителя мощности до конца полупериода преобразования t (и,„, I,). В момент времени t, триггер 14 защиты возвращается в исходное состояние (и,ф ) выходным сигналом формирователя 10 импульсов (и,р ) . В момент времени t выходной сигнал триггера 14 защиты поступает на вход элемента 16 задержки. Элемент 16 задержки в момент времени t( вырабатывает кратковременный импульс. Данный импульс сдвинут относительно момента времени tj на время, равное половине периода преобразования (Т/2) конвертора (U,j) . Выходной сигнал элемента 16 задержки времени t переводит в рабо|чее состояние симметрирующий триггер 18 (U,g). Симметрирующий триггер 18 своим выходным сигналом в момент времени tg производит запирание логического элемента 19, а следовательно, и запирание транзистора 2 усилителя мощности до конца полупериода преобразования tg(U, , 12) В момент времени tg симметрирующий триггер 18 возвращается в исходное состояние (U,g) выходным сигналом формирователя 19 (U,o ). В случае, если ток транзистора 2 усилителя мощности превышает заданную величину, схема работает аналогично. При этом работает пороговый элемент 11 и переводит триггер 13 защиты в рабочее состояние. Выходной

31

сигнал последнего закрывает логический элемент И 19, а следовательно, и транзистор 2 усилителя мощности до конца полупериода преобразования конвертора. Одновременно выходной сигнал триггера 13 защиты запускает злемент 15 задержки, который через время,, равное половине периода преобразования (Т/2), вырабатывает кратковременный импульс для запуска симметрирующего триггера 17. Последний сработает и закрывает логический элемент И 20, а следовательно, и транзистор 1 усилителя мощности до конца полупериода преобразования. Восстановление триггеров 13 и 17 в исходное состояние осуществляется выходным сигналом формирователя 10 импульсов.

В данной схеме защита транзисторов усилителя мощности конвертора осуществляется в момент возникновения перегрузки по току (в том же полупериоде преобразования), при этом происходит непрерывное симметрирование работы усилителя мощности в течение всего времени действия перегрузки. Указанные факторы исключают йерегрузку транзисторов усилителя мощности по току, так как величина максимального тока через транзисторы может устанавливаться, например, опорным уровнем пороговых элементов и может регулироваться. Это обеспечивает повышение КПД и надежности работы конвертора по сравнению с прототипом.

740874

Формула изобретения

Конвертор, содержащий задающий генератор, связанный через широтноимпульсный модулятор и формирователь 5 импульсов с усилителем мощности, выполненном на двух транзисторах и выходном трансформаторе, выходной выпрямитель с фильтром, датчик тока транзисторов усилителя мощности с

двумя выходами и пороговый элемент, отличающийся тем, что, с целью увеличения надежности и КПД путем обеспечения симметричной по полупериодам работы усилителя мощ5 кости, в него введены второй пороговый элемент, два триггера защиты, два элемента задержки, два симметрирующих триггера, два трехвходовых логических элемента И, причем выходы

0 датчика тока соединены с входами

соответствующих пороговых элементов, выходы которых.связаны с первыми входами соответствующих триггеров защиты, выходы которых связаны с первы ми входами соответствующих элементов И и входами соответствующих элементов задержки, выходы которых соединены с первыми входами соответствующих симметрирующих триггеров, выходы

0 которых связаны с вторыми входами

элементов И, выходы широтно-импульс|Ного модулятора связаны с третьими входами элементов И, выходы которых соединены с управляющими входами со ответствующих транзисторов усилителя мощности, а вторые входы триггеров защиты и симметрирующих триггеров с выходом формирователя импульсов.