Датчик напряжения вентильного преобразователя Советский патент 1987 года по МПК H02M1/08 

Изобретение относится к электротехнике, в частности к устройствам для преобразования постоянного напря- жения в постоянное и элементам схем для генерирования управляющих напряжений в полупроводниковых приборах, используемых в статических преобразователях, и .может быть использовано в системах управления с вентильными преобразователями.

Целью изобретения является снижение пульсаций на выходе датчика за счет плавности изменения выходного напряжения без внесения дополнительного запаздывания

На фиг,1 представлена функциональная схема датчика; на фиг.2 - диаграммы напряжений, характеризующие работу датчика.

Датчик содержит интегратор 1 с ключом 2 сброса, выход интегратора 1 через ключ 3 передачи информации соединен с блоком 4 памяти, блок 5 синхронизации, блок 6 поочередного управления ключами, ключи 7, 8 передачи информации, через которые управляющее напряжение вентильного преобразователя подается в блоки 9, 10 памяти, выходы которых через ключи 11-14 передачи информации соединены с неинвер- тируюи1,им 15 и инвертирующим 16 входами суммирующего усилителя 17, выход которого подключен к входу интегратора 18 с ключом 19 сброса. Выходы блока 4 памяти и интегратора 18 соединены с входами суммирующего усилителя 20, выход которого является выходом устройства.

Управляющие входы ключа 3 и ключей 2, 19 присоединены к выходам блока 5 вырабатывающего последовательность импульсов, сдвинутых на ширину импульса. От первого по времени кмпуль- са запускается блок 6, вырабатывающий управляющие импульсы для ключей 7, 8, 11-14. Управляющие импульсы блока 6 формируются таким образом, что ключи 7 и 8 замыкаются поочередно на время, определяемое шириной импульса блока 5 синхронизации, а ключи 11- 14 могут быть замкнуты только тогда когда разомкнуты ключи 7 и 8, при этом алгоритм замыкания ключей 11-14 построен таким образом, что к неин- вертирующему входу 15 су мирующего усилителя 17 всегда подключается тот блок 9 или 10, в который информация была записана последней, т.е. инфор

5

0

5

мация об управляющем напряжении вентильного преобразователя в момент выработки управляющего импульса на каждом интервале вентильности.

Соответственно, к инвертирующему входу 16 суммирующего усилителя 17 всегда подключается тот блок 9 или 10, в котором хранится информация об управляющем напряжении вентильного преобразователя в момент выработки управляющего импульса на предыдущем интервале вентильности.

На диаграммах напряжений (фиг.2) обозначено - входное напряжение, пропорциональное напряжению вентильного преобразователяJ U, - напряжение интегратора 1i U - напряжение блока 4 памяти; U,g - напряжение интегратора 18; - управляющее напряжение вентильного преобразователя; - выходное напряжение датчика.

Устройство работает следующим образом.

Входной сигнал U g (фиг.За), пропорциональный напряжению вентильного преобразователя, поступает на вход интегратора 1, где он интегрируется от момента размыкания ключа 2 до момента его замыкания (фиг.28). Перед замыканием ключа 3 и результат интегрирования передается в блок 4 памяти (фиг. 26). Процесс повторяется

тоте коммутации преобразователя. Им- пульсы управления ключами 2 и 3 формируются в виде двух последовательностей импульсов, сдвинутых на щирину импульса, в блоке 5 синхронизации. Одновременно с замыканием ключа 3 замыкается кратковременно один из ключей 7 или 8 и значение управляющего напряжения Uu, при котором выработался управляющий импульс вен- Тильного преобразователя, передается в один из блоков 9 и 10 памяти, соответственно. Одновременно с размыканием ключа 7 замыкаются ключи 11, 12 или ключи 13, 14 и блоки 9 к 10 памяти подключаются к неинвертирующему входу 15 и инвертирующему входу 16 суммирующего усилителя 17, на выходе которого выделяется разность между значениями напряжений блоков 9 и 10 памяти. Значения управляющего напряжения Uj, поступают в блоки 9 и 10 памяти поочередно, а алгоритм замыкания ключей 11-14 построен таким образом, что суммирующий усилитель 17

31

вьщеляет разность между значениями управляю1чего напряжения на текущем интервале вентильности и предыдущем. Импульсы управления ключами 7 и 8, 11-14 формируются в блоке 6 поочеред ного управления. Выходное напряжение суммирующего усилителя 17 интегрируется интегратором 18 (фиг.2г) от момента размыкания ключа 19 до момента его замыкания. Выходное напряжение интегратора 18, представляющее собой предполагаемое изменение выходного напряжения вентильного преобразователя, за период вентильности, вызванный изменением управляющего напряжения U(. (фиг.2а), суммируется суммирующим усилителем 20 с выходным напряжением блока 4 памяти, в котором хранится значение среднего напряжения вентильного преобразователя на предыдущем интервале вентильности. На время записи в блок 4 памяти нового среднего значения выходного напряжения вентильного преобразователя замы- кается ключ 19 и интегратор 18 обнуляется.

Таким образом, в данном датчике, в отличие от известного, выходное на- прЛжение изменяется непрерывно при изменении выходного напряжения вен- тршьного преобразователя за счет плавного перехода от одного значения среднего напряжения за период вентильности к другому и отпадает необходимость установки на выходе датчика фильтра для сглаживания ступенчатого сигнала и внесения дополнительного запаздывания в переходном оежиме.

При использовании предлагаемого устройства в качестве датчика в системах автоматического регулирования с вентильными преобразователями снижается уровень пульсаций выходного напряжения датчика и повышается точность регулирования соответствующих технологических параметров производственных установок.

,839014

Фор м у ла изобретения

Датчик напряжения вентильного преобразователя, содержащий связанные .5 между собой первый интегратор с ключом сброса, первый ключ, первый блок памяти, узел синхронизации, вход которого предназначен для подключения к напряжению питания преобразователя,

to а выход соединен с входами управления ключа сброса и первого ключа, отличающийся тем, что, с целью снижения пульсаций на выходе датчика, в него введены шесть ключей,

5 два блока памяти, два суммирующих

усилителя, второй интегратор с ключом сброса, блок поочередного управления ключами, при зтом вход первого интегратора предназначен для подключения

20 измеряемого напряжения, а выход соединен через первый ключ с входом первого блока памяти, выход которого соединен с первым входом первого суммирующего усилителя, входы второго и

третьего блоков памяти предназначены для подключения через третий и четвертый ключи к источнику сигнала задания выходного напряжения преобразователя, выходы второго и третьего

30 блоков памяти через пятый и шестой ключи соединены с прямым входом, а через седьмой и второй - с инверсным входом второго суммирующего усилителя, выход которого соединен с

35 входом второго интегратора, выход

второго интегратора соединен с вторьм входом первого сумматора, выход которого предназначен для подключения к входу обратной связи преобразователя,

40 вход блока поочередного управления ключами соединен с выходом бдока синхронизации, его импульсные выходы соединены с входами управления третьего и четвертого ключей, первый потенци45 альный выход соединен с входами управления пятого и второго ключей, а второй потенциальный выход - с управляющими входами шестого и седьмого ключей.

Редактор А.Долинич

Составитель С.Лузанов ТехредМ.Ходакич Корректор В.Бутяга

Заказ 7454/54Тираж 661 Подписное

ВНИИПН Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, 4

fuz.. 2

Изобретение относится к электротехнике и может быть использовано для управления преобразователями. Целью изобретения является снижение пульсаций Р мпульсы управления ключами 7, 8, 11-14 Аормир5потся в блоке 6 поочередного управления. Значения управляющего напряжения поступают в блоки 9 и 10 памяти поочередно, а алгоритм замыкания ключей 11-14 построен таким образом, что суммируюиий усилитель 17 выделяет разность между значениями управляющего напряжения на текущем интервале вентильности и предыдущем, которая интегрируется интегратором 1В, выходное напряжение которого представляет собой предполагаемое изменение выходного напряжения вентильности преобразователя. Это напряжение суммируется с выходным напряжением блока 4 памяти, в котором хранится значение среднего напряжения вентильного преобразователя на предьщущем интервале вентильности. 2 ил. (Л 6 Лг