Устройство контроля чередования фаз в трехфазной сети Советский патент 1987 года по МПК H02H7/09 H02H3/24 

fO

f5

11292099

Изобретение относится к электротехнике и может быть использовано в системах контроля и защиты трехфазных нагрузок от неправильного чередования фаз сети.

Цель изобретения - обеспечение контроля как прямого, так и обратного чередования фаз Двумя устойчивыми логическими состояниями и упрощение сопряжения с 1сполнительным устройством.

На фиг.1 изображена функциональная схема устройства; на фиг.2 и 3 временные диаграммы, поясняющие принцип работы устройства (прямое и обратное чередование фаз соответственно) ,

Устройство содержит детекторы 1-3 нулевого уровня, асинхронные R-S триггеры 4-6 схему 7 выявления большинства из трех входных сигналов, собранную на элементах И-НЕ 8- 11 и исполнительного блока 12. .

Устройство работает следующим образом.

Детекторы 1-3 нулевого уровня вьщеляют и преобразуют в последовательность импульсов нулевые уровни синусоидального напряжения. Импульсы с выходов детекторов 1-3 нулевого уровня поступают на входы асинхронных R-S триггеров 4-6, переключая их. Временные диаграммы напряжений на входах и импульсов на

20

25

30

2

тов и-НЕ 8-11 схемы 7 выявления большинства из трех сигнапов изображены на диаграммах U10, UN, U12, U13 (фиг.2) соответственно.

При обратном чередовании фаз сети скважность импулбЪов, поступающих с выходов триггеров 4-6 на входы схемы 7 выявления большинства из трех сигналов, равна 1,5, В любой момент времени на одном их входов схемы 7 выявления большинства из трех сигналов имеется логический О а на двух тругих входах схемы 7 выявления большинства из трех сигналов - логические I, Временные диаграммы напряжений на выходах триггеров 4-6 изображены на диаграммах U7„ U8, U9 (фиг.З) соответственно. На выходе схемы 7 выявления большинства из трех сигналов имеется логическая 1, поступающая на вход исполнительного устройства 12, Временные диаграммы на выходах злемен- тов И-НЕ 8-11 схемы 7 выявления боль шинства из трех сигналов изображены на диаграммах U10, U11, U12, U13 (фиг.З) соответственно.

При контроле прямого и обратного чередования фаз сети предлагаемым устройством не требуется дополнитель ная обработка выходного сигнала для сопряжения с исполнительным устройством,

Использование предлагаемого уст-.

выходах детекторов 1-3 нулевого уров- 35 ройства в системах контроля и защи- ня при прямом и обратном чередовании ты трехфазных нагрузок от неправиль- фаз сети изображены на диаграммах

U6 (фиг.2 и 3)

U, U2, из и U4, U5, соответственно.

При прямом чередовании фаз сети скважность импульсов, поступающих с выходов триггеров 4-6 на входы схемы 7 выявления большинства из трех сигналов, равна 3. В любой момент времени на одном нз входов схемы 7 выявления большинства из трех сигналов присутствует логическая 1, а на двух других входах схемы 7 выявления большинства из трех сигналов - логическая О. Временные диаграммы напряжений на выходах тригг- геров 4-6 изображены на диаграммах U7, U8, U9 (фиг.2) соответственно, На выходе схемы 7 выявления большинства из трех сигналов имеется логический О, поступакщий на вход исполнительного устройства 12. Временные диаграммы на выходах элемен40

45

50

ного чередования фаз сети по сравнению с известным позволяет упростить сопряжение с исполнительным устройством, уменьшить количество используе№.1х элементов и уменьшить стоимость комплектующих элементов на 20%,

Устройство можно выполнить в мик- роэлектронном исполнении, так как оно не содержит реактивных и подстраиваемых элементов. Работоспособность устройства не зависит от изменения частоты сети и перекоса фаз сети,

Формул а

изобретения

55

Устройство контроля чередования фаз в трехфазной сети, содержащее три детектора нулевого уровня и исполнительный блок, отличающееся тем, что, с целью по

5

099

0

5

0

2

тов и-НЕ 8-11 схемы 7 выявления большинства из трех сигнапов изображены на диаграммах U10, UN, U12, U13 (фиг.2) соответственно.

При обратном чередовании фаз сети скважность импулбЪов, поступающих с выходов триггеров 4-6 на входы схемы 7 выявления большинства из трех сигналов, равна 1,5, В любой момент времени на одном их входов схемы 7 выявления большинства из трех сигналов имеется логический О, а на двух тругих входах схемы 7 выявления большинства из трех сигналов - логические I, Временные диаграммы напряжений на выходах триггеров 4-6 изображены на диаграммах U7„ U8, U9 (фиг.З) соответственно. На выходе схемы 7 выявления большинства из трех сигналов имеется логическая 1, поступающая на вход исполнительного устройства 12, Временные диаграммы на выходах злемен- тов И-НЕ 8-11 схемы 7 выявления большинства из трех сигналов изображены на диаграммах U10, U11, U12, U13 (фиг.З) соответственно.

При контроле прямого и обратного чередования фаз сети предлагаемым устройством не требуется дополнительная обработка выходного сигнала для сопряжения с исполнительным устройством,

Использование предлагаемого уст-.

35 ройства в системах контроля и защи ты трехфазных нагрузок от неправил

40

45

50

ного чередования фаз сети по сравнению с известным позволяет упростить сопряжение с исполнительным устройством, уменьшить количество используе№.1х элементов и уменьшить стоимость комплектующих элементов на 20%,

Устройство можно выполнить в ми роэлектронном исполнении, так как оно не содержит реактивных и подстраиваемых элементов. Работоспособность устройства не зависит от изменения частоты сети и перекоса фаз сети,

Формул а

изобретени

55

Устройство контроля чередования фаз в трехфазной сети, содержащее три детектора нулевого уровня и исполнительный блок, отличающееся тем, что, с целью повышения надежности путем упрощения сопряжения блока контроля чередования фаз с исполнительным блоком,, оно дополнительно снабжено тремя асинхронными триггерами и схемой выявления большинства из трех сиг- .налов, причем выход первого детектора нулевого уровня соединен с входом S первого триггера и входом R третьего триггера, выход второго детектора нулевого уровня соединен с входом S йторого триггера и входо R первого триггера, выход третьего детектора нулевого уровня соединен

иц us иб

U1

(J из

и то ип

{JI2 Wt3

И

0

0

В

и

Л.

а.

JL

J.

JL

а.

1.

1.

g

7Л

Ш

Y7A

U7

«3L

2L

V7

7Л

SZZL

J

t/

U7X

IZ2L

Ш1

ТЛ ,t

/////////////////////////////////77//////

7/////////////////////////////7/// 7//7/77. „ i

V/////////////////////////////777//7/77/77. t

920994

с входом S третьего триггера и входом R второго триггера, выход Q первого триггера соединен с первым вхо- дом схемы выявления большинства из 5 трех входных сигналов, выход Q второго триггера соединен с вторым входом схемы выявления большинства из трех входных сигналов, выход Q третьего триггера соединен с третьим входим схемы выявления болыпинства из трех входных сигналов, выход схемы выявления большинства из трех входных сигналов соединен с входом исполнительного блока.

to

0

В

а.

JL

J.

1.

1.

Ш

Y7A

U7

7Л

SZZL

J

IZ2L

Ш1

ТЛ ,t

Фие.2

Составитель В.Орлов Редактор О,Головач Техред л.Сердюкова Корректор В.Бутяга

Заказ 280/54Тираж. 619Подписное

ВНИИПИ Государствеиного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. А/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Изобретение относится к электротехнике, в частности к релейной защите. Цель изобретения - повышение надежности путем упрощения сопряжения блока контроля чередования фаз с исполнительным блоком. При .прямом чередовании фаз сети скважность им- :пульсов, поступающих с выходов триггеров 4-6 на входы схемы 7 выявления большинства из трех сигналов, равна 3, на выходе схемы 7 будет логический О, поступающий на вход исполнительного блока 12. При обратном чередовании фаз сети скважность импульсов, поступаницих с выходов триггеров 4-6 на входы схемы 7, равна 1,5, на выходе схемы 7 будет логическая 1, поступающая на вход исполнительного блока 12. 3 ил. f (Л I Фиг.1 I