Устройство для управления преобразователем постоянного напряжения в квазисинусоидальное с промежуточным высокочастотным преобразованием Советский патент 1987 года по МПК H02M7/537 

го сигнала преобразователя за счет уменьшения коэффициента гармоник. Устройство содержит задающий генератор 1, два делителя 2 и 3 частоты, трехканальный распределитель 5 импульсов, выполненный по пересчетной схеме, трехканальный логический блок, включенный на выходе распределителя 5 и состоящий из трех цепочек 9 - 11 на базе переключателей 12 - 14 частоты следования импульсов, подключенных к счетным входам 1К-триггеров 15 - 17, а их выходы через усилительно-развязьтающий узе 32 подключены к управляющим входам ключей 37 - 42 модулятора 45. Входы логических элементов 18 - 19, 20 - 21 ЗИ-НЕ объединены попа:рно и подключены к выходам делителей 2 и 3 частоты. Другие входы элементов 18 - 20, 19 - 21 .ЗИ-НЕ объединены и

1

Изобретение относится к преобразо- вательноЙ технике, в частности к устройствам для управления преобразователями постоянного напряжения в квазисинусоидальное с промежуточным вы- сокочастотным преобразованием.

Цель изобретения - повьшение надежности путем увеличения помехоустойчивости и улучшение качества выходного сигнала преобразователя за счет умень шения коэффициента гармоник.

На фиг.1 изображена принципиальная электрическая схема предлагаемого устройства для управления преобразователем с промежуточным высокочастотным преобразованием; ка фиг.2 - временные диаграммы, поясняющие принцип работы устройства для управления.

Устройство для управления содержит задающий генератор 1, подключенный к двум делителям 2 и 3 частоты. Выходы обоих делителей 2 и 3 частоты подключены к логическому элементу 2И-НЕ 4, выход которого подсоединен к входу трехканального распределителя 5 импульсов, выполненному на трех триггерах 6-8 распределителя 5, например на 1К-триггерах, по пересчетной схеме с парафазньпФ выкода

ми а, а, в и в, с, с. Трехканальный

98

попарно подключены к парафазным выходам триггеров 6 и 7 расп эеделителя 5 импульсов. К установочным входам 1К-триггеров 15 - 17 подключены формирователи 23 - 25 импульсов, входы которых подключены к соответствующим выходам триггеров 6-8. Выходы IK- триггеров 15 - 17 и триггеров 26 и 30 образуют выходы устройства для управления преобразователем и подключены к управляющим входам его ключей 33 - 42 через усилительно-развязьгоаю- щий узел 31. Силовая часть преобразователя включает последовательно соединенные высокочастотные однофазный инвертор 43 на ключах постоянного тока 33 - 36, трансформатор 44 и модулятор 45. Модулятор 45 представляет собой трехфазньй мостовой инвертор на ключах 37 -42 переменного тока. 2 ил.

fO

5

-

J5

20

30

логический блок выполнен в виде трех цепочек 9-11 переключателей 12 - 14 частоты следования импульсов, выходами подключенных: к счетньм входам 1К-триггеров 15 - 17.

Переключатели 12 - 14 выполнены 1-здентично во iscex трех цепочках 9 - 11 и содержат по четыре логических элемента ЗИ-НЕ 18 - 21, выходы которых -переключены к входу логического . элемента 4H-fni 22. Выходы логических элементов 4И-НЕ 22 образуют выходы переключателей 12 - 14 частоты сле- ;дования импульсов. Первые входы логических элементов 18-21 объединены попарно и подключены к выходам второго 3 и первого 2 делителей частоты соответственно. Вторые входы логических элементов ЗИ-НЕ 18, 20 и 19, 21 также объединены попарно и подключены к выходам а и а триггера 6, а третьи входы логических элементов ЗИ-НЕ 18, 21 и 19, 20 -к выходам сие триггера 7 распределителя 5 импульсов соответственно.

Два других переключателя 13 и 14 частоты следования импульсов выполнены аналогично с учетом сдвига на угол 2л/3 управляющих сигналов и соответственно выходных сигналов с триггеров 6-8 распределителя 5 импульсов.

К установочньм входам 1К-тригге- ров 15 - 17 подключены выходы формирователей 23-25 импульсов, выполнен ных, например, по схеме одновибрато- ра, своими входами подключенные к выходам а, в и с триггеров 6-8 трех- канального распределителя 5 импульсов,to Выход второго делителя 3 частоты

подключен также к входам первого триггера 26 и управляемого фазосдви- гающего блока 27. Фазосдвигающий блок 27 может быть выполнен, напри- ff мер, в виде последовательно соединенных генератора 28 пилообразного напряжения и компаратора 29, выходом подключенного к входам второго триггера 30. Оба триггера 26 и 30 вы-20 полнены в виде Т-триггеров. I Выходы 1К-триггеров 15 - 17 и Т триггеров 26 и 30 образуют выходы устройства для управления преобразователем с промежуточным высокочастот-25 ным преобразованием и подключены к соответствующим управляющим входам ключей силовой части устройства через усилительно-развязывающие узлы 31 и 32. Силовая часть устройства зо включает в себя последовательно соединенные высокочастотньш однофазный инвертор 43 на ключах 33-36 постоянного тока, высокочастотньм трансформатор 44 и модулятор 45, вы- полненный по схеме трехфазного мостового инвертора на ключах 37 - 42. Три пары последовательно соединенных ключей 37 и 38, 39 и 40, 41 и 42 подключены к вторичной обмотке высо- 40 кочастотного трансформатора 44.

Точки соединения ключей 37 и 38, 39 и 40, 41 и 42 образуют выходные выводы преобразователя А, В, С. При с необходимости нулевой выходной вывод О может быть образован средней точкой вторичной обмотки трансформатора 44.

Принцип работы устройства для уп- CQ равления поясняется временными диаграммами, представленнньгми ка фиг.2. Задающий генератор 1 вырабатывает импульсы и, , которые поступают на входы делителей 2 и 3, коэффициенты „ деления N и N которых выбираются из соотношения N, N ± 1. Из двух последовательностей импульсов U ; УЗ с выходов делителей 2 и 3 и логического элемента 2И-НЕ 4 вьщеляют импульсы и,частота которых равна

бых вых выходная частота преобразователя. Импульсы U поступают на вход трехканального рас- пределителя 5 импульсов, на выходах которого формируются прямые и инверсные Ug ; и ; и ; U ; Ug ; Ug последовательности импульсов.

Работа логического узла на фиг.2 рассматривается на примере первой цепочки 9. На входы логических элементов ЗИ-НЕ 18-21 переключателя 12 частоты импульсов поступают импульсы и, ; Ug; U. На их выходах имеют место последовательности импульсов, определяемые выражениями U,g U.UgU,; U,q U,U,U,; U,,

- UjUgU ; U, U2. , a на выходе логического элемента 22 - г оследовательность импульсов IL, U,R U,Q U,,, U,

гг

- 18 i ) го 2,

которая поступает на счетный вход триггера 15. Для повышения функциональной надежности и помехозащищенности один из его установочных входов (К-вход) подключен к выходу формирователя 23 импульсов, на вход которого поступает последовательность импульсов Ug.

Длительность выходного импульса од- новибратора U должна быть несколько больше длительности импульсов последовательностей UjjHO не превьш1ать длительности меньшего периода этих последовательностей. При этом триггеры 15 - 17 будут выставляться в определенное положение на каждом периоде выходной частоты, чем будет устранена неоднозначность в их работе при запуске преобразователя, а также при возможных сбоях в процессе работы. I Регулирование выходного напряжения преобразователя осуществляется, например, путем фазового сдвига управляющих сигналов ключами 33 и 34, инвертора 43 относительно управляющих сигналов ключами 35 и -36. Фазо- вьш сдвиг изменяется в диапазоне от О до Т,,/2 (Т 1/f, где f,j - частота на выходе однофазного инвертора 43) пропорционально сигналу U, поступающему на вход компаратора 29 фазосдвигающего блока 27. На выходе инвертора 43 имеет место однофазное напряжение с паузой об (U44 на фиг. 2) Выходное фазное напряжение преобразователя при этом определяется кривой U;, (для фазы А) .

При использовании преобразователя в частотно-управляемом электроприводе важное значение приобретает требование регулирования выходной частоты, которая определяется слеющим выражением: Nj

вых

f

г

6

N,N2

где f,

7 (f, -f)

частота на

выходе делителя 2. В определенном диапазоне такое регулирование может осуществляться при помощи изменения выходной частоты задающего генератора 1, Верхний предел такого регулирования определяется энергетическими показателями преобразователя (значением его кпд), а нижний - массогаба- ритными показателями (массой промежуточного трансформатора). Существенно расширить этот диапазон можно путем обеспечения возможности изменения коэффициентов деления N делителей 2 и 3 частоты, соблюдая при этом соотношение N, N, ± 1. Форма выходного напряжения в этом случае будет также изменяться, причем с уменьшением частоты при соответствующем увеличении значений N, ; N коэффициенты гармоник выходного напряжения и выходного тока будут уменьшаться.

Формула изобретения

Устройство для управления преобразователем постоянного напряжения в квазисинусоидальное с промежуточным высокочастотным преобразованием включающим последовательно соединенные высокочастотные однофазный инвертор на ключах постоянного тока, трансформатор и модулятор, выполнен- ньй по схеме трехфазного инвертора на ключах переменного тока, содержащее последовательно связанные между собой первьй задатчик частоты, трех- канальный распределитель импульсов, выполненньй по пересчетной схеме с парафазными выходами, трехканальньй логический блок и первьй усилитель- но-развязыв.ающий узел, выходами под

5

0

5

0

5

0

5

0

ключенный к управляющим входам соответствующих ключей модулятора, каждгэМ из канало.в логического блока содержит первую пару логических элементов ЗИ-НЕ, два входа которых подключены к соответствующим выходам трехканального распределителя импуль- сов,фазосдвигающий блок и второй за- датчик частоты, выходом подсоединен- ньй через первьй триггер и второй уси- лительно-развязьгоающий узел к управляющим входам соответствующих ключей однофазного инвертора, о т л и ч а - ю щ е е с я тем, что, с целью повы- , шения надежности путем увеличения по- ,мехоустойчивости и улучшения качества выходного сигнала преобразователя за счет уменьшения коэффициента гармоник, зад,атчики частоты выполнены в виде двух делителей частоты с коэффициентами деления N, и N , связанными соотношением N, N2 ± 1, входы кото- рьк подключены к общему задающему генератору, а выходы - к входам логического элемента 2И-НЕ, выход которого подключен к входу трехканального распределителя импульсов, выход первого делителя частоты подключен к входам логического блока второй пары логических элементов ЗИ-НЕ каждого канала, оставшиеся входы которых подключены к соответствующим выходам трехканального распределителя импульсов, выход второго делителя - к оставшимся входам первой пары логических элементов ЗИ-НЕ, казвдьй канал логического блока снабжен цепочкой из последовательно соединенных логического элемента 4И-НЕ, входы которого подключены к выходам четырех элементов ЗИ-НЕ, и 1К-триггера, выходы которых образуют выходы трехканального логического блока, ycTaHOB04ittie входы которых подключены к выходам одновибра- тора, включенных в каждом канале и входом подсоединенных к соответству- ющш- выходам трехканального распределителя импульсов, вьпсод второго делителя подключен также к входу фазосдви- гающего блока, выход которого через введенный второй триггер подсоединен к входу второго усилительно-развязывающего узла.

;

J Uz Ui,

% б

Us и

i/J8 % %

1П1Ш11{||1П1111Ш111111шп1П11111П111111||||||(||||||||| ||||| 1111пп|||||Ш1111111|{|||||||||тfcJ t

I I I M I M M U I I I } I I I 1 I M ) }

M I M I M I M I M I I I I I M I I I I I I f M

JL

1

(Jt

(Jt

cJt

cJt

л/t

M Uf

Till П 1 т

0/

% %

% %

I I I I 1 j I t I I I

ft/

I I I M I I I } I I I I I I I I I I I 1 i I f J I { (flP

cJt

j-I n

г A/f

(/;

W p pmmmmp

-4P-06

1

(Jt

(Jt

cJt

cJt

л/t

M Uf

0/

I I I I 1 j I t I I I

ft/

cJt

j-I n

г A/f

U,

Фиг, 2

Изобретение относится к преобразовательной технике, в частности к устройствам для управления преобразователями постоянного напряжения в квазисинусоидальное с промежуточным высокочастотным преобразованием. Цель изобретения - повышение надежности путем увеличения помехоустойчивости и улучшение качества выходноS2 JLy у V V V V ll i (Л .p гтС---to 4 KxWo 1 , - - - ихн 5