Устройство автоматической регулировки уровня сигнала Советский патент 1987 года по МПК H03G3/20 

Изобретение относится к радиотехнике,, может использоваться в устройствах усиления .электрических сигнаов в большом динамическом диапазоне входного сигнала и является усоверенствованием устройства по авт.св, № 884079.

Цель изобретения - уменьшение вероятности искажения сигнала с уров- нем на выходе в установившемся режиме меньше минимального уровня диапазона регулирования.

На чертеже представлена структурая электрическая схема устройства автоматической регулировки уровня сигнгша,

Устройство содержит регулируемый четьфехполюсник I, реверсивный счетчик 2, первый и второй элементы Зи4 совпадения, амплитудный детектор 5, первый и второй компараторы 6 и 7, генератор 8 импульсов, линию 9 задерж- ки, элемент 10 запрета, Й8 триггер 11, генератор 12 тактовых импульсов, дешифратор 13 и элемент ИЛИ 14,

Устройство работает следующим об- разом, .i, -

Сигнал с выхода регулируемого четырехполюсника 1 поступает на амплитудный детектор 5 и затем на входы первого и второго компараторов 6 и 7. В случае превышения сигналом большего опорного напряжения на выходе первого компаратора 6 появляется потенциал логической 1, открывающий первый элемент 3. Тактовые импульсы с выхода генератора 12 поступают на вычитающий счетный вход реверсивного счетчика 2, вызывая изменение его состояния в сторону уменьшения. Одновременно происходят соответствующие изменения состояния регулируемого четырехполюсника 1 и уменьшение амплитуды сигнала. Этот процесс продолжается до тех пор, пока сигнал на выходе амплитудного детектора 5 не станет меньше большего опорного напряжения. При этом сигнал на выходе первого компаратора 6 соответствует ло- гическому О, и первьй элемент 3 совпадения разрывает цепь между выходом генератора 12 и входом реверсивного счетчика 2.

Управ/ ение увеличением выходного сигнала производится следук щим образом. Период повторения импульсов генератора 12 устанавливается равным периоду регистрируемого сигнала, В

5

0

5

случае, когда амплитуда сигнала на выходе амплитудного детектора 5 мень-- ше меньшего опорного напряжения, потенциал на выходе второго компаратора 7 соответствует логическому О, При этом элемент 10 открыт, на выходе RS-триггера II - потенциал логического. О, и второй элемент 4 закрыт по первому входу. Импульс с выхода генератора 8 через линию 9 и элемент 10 поступает на установочный вход RS-триггера 11, вызывая его переключение и появление логической 1 на выходе, при этом второй элемент 4 открывается по первому входу. Если до момента генерации следующего им- nyftbca амплитуда сигнала ни разу не превысит меньшего опорного напряжения, то этот импульс через второй элемент 4 поступает на суммирующий счетный вход реверсивного счетчика 2, производит увеличение амплитуды сигнала на выходе устройства. Этот процесс продолжается до тех пор, пока амплитуда сигнала не превысит меньшего опорног о напряжения хотя бы на короткое время. Если сигнал не превышает меньшего опорного напряжения, а реверсивньш счетчик 2 достиг своего максимального состояния, то на выходе дешифратора 13 появляется уровень логического О, который закрывает второй.элемент 4 по третьему входу, разрывая цепь между выходом генерато5 Ра 8 и входом реверсивного счетчика 2р предотвращая тем самым повторение цикла.

Однако при возникновении помехи по питанию возможна установка ревер0 сивного счетчика 2 в произвольное состояние, и тогда коэффициент усиления уменьшается, что приводит к потере информации.

Однако при достижении устройством

5 максимального усиления и при уровне сигнала меньше нижнего опорного напряжения на инверсном выходе RS-триг- гера 11 появляется уровень логического О, и на выходе дешифратора 13

0 тоже логический О, В результате

этого на выходе элемента ИЛИ 14 появляется уровень логического О, что приводит к перезаписи выходного кода в реверсивном счетчике 2, В этом ре5 жиме реверсивный счетчик 2 не воспри- iniMaeT помехи,

Таким образом, предотвращается циклическое изменение выходного сиг- напа, значение которого не превышает

0

меньшего опорного напряжения, и повышается помехоустойчивость. В момент превышения сигналом меньшего опорного напряжения на выходе второго компаратора 7 появляется потенциал логической 1, который сбрасывает по

ные последовательно дешифратор, входы которого соединены с выходами разрядов реверсивного счетчика, а выход

входу RS-триггер 1 в нулевое состояние. При этом второй элемент А совпадения остается закрытым, но по первому входу, разрывая цепь между выходом 10 соединен с дополнительным входом вто- генератора 8 и входом реверсивного рого элемента совпадения, и элемент счетчика 2, а последний переводится в счетный режим. Элемент 10 служит для ликвидации состояния неопределе нИЛИ, другой вход которого соединен с дополнительным инверсным выходом RS- триггера, а выход соединен с входом 15 записи реверсивного счетчика, информационные входы реверсивного счетчика соединены с .выходами его разрядов.

нрсти RS-триггера 11.

рмула изобретения Устройство автоматической регулировки уровня сигнала по авт. св.

Редактор О. Юрковецкая Заказ -146А/54

Составитель Н. Мельников Техред М.Ходанич

Тираж 902 ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

8304

№ 884079, отличающееся тем, что, с целью уменьшения вероятности искажения сигнала с уровнем на выходе в установившемся режиме меньше минимального уровня диапазона регулирования, в него введены соединенные последовательно дешифратор, входы которого соединены с выходами разрядов реверсивного счетчика, а выход

соединен с дополнительным входом вто- рого элемента совпадения, и элемент

соединен с дополнительным входом вто- рого элемента совпадения, и элемент

ИЛИ, другой вход которого соединен с дополнительным инверсным выходом RS- триггера, а выход соединен с входом записи реверсивного счетчика, информационные входы реверсивного счетчика соединены с .выходами его разрядов.

Корректор Л. Пилипенко Т одписное

Изобретение относится к радиотехнике и является усовершенствованием устр-ва по авт.св. № 884079. Цель изобретения - уменьшение вероятности искажения сигнала с уровнем на выходе в установившемся резкиме меньше миним. уровня диапазона регулирования . Устр-во содержит регулируемый четырехполюсник 1 , реверсивный счетчик (РС) 2, элементы совпадения (ЭС) 3, 4, амплитудный детектор 5, компараторы 6,. 7, генератор 8 импульсов, линию 9 задержки, элемент 10 запрета, RS- триггер 11, генератор 12 тактовых импульсов, дешифратор 13 и элемент ИЛИ 14. Если сигнал, выделенный амплитудным детектором 5, превысит большее . опорное напряжение, то по сигналу логической единицы компаратора 6 откроется ЭС 3, и тактовые импульсы генератора 12 будут проходить на вычитающий вход PC 2. Изменение состояния PC 2 вызывает изменение состояния регулируемого четырехполюсника и соотв. изменение амплитуды выходного сигнала. Если сигнал с выхода амплитудного детектора 5 меньше меньшего опорного напряжения, то импульс генератора 8 проходит на суммирующий вход PC 2. При потере информации в результате помехи по сигналам логического нуля на выходах -RS-триггера 11 и введенных дешифратора 13 и, элемента ИЛИ 14 происходит перезапись выходного кода в PC 2. 1 ил. о (Л Sxoff дьмд со о ел оо со )