Синхронный делитель частоты следования импульсов на пять Советский патент 1987 года по МПК H03K23/40 

Июбретение относится к импульсной T(x- iniKo, предназначено для умен)Шения часто- гы входного сигнала в 5 раз со скваж- иосгью выходного сигнала, равной двум, и в 2,5 раза н может быть использовано в синтезаторах частот.

Цель изобретения - расширение функциональных возможностей за счет получения д полнительно|-о коэффициента деления, рав- iioi o 2,5.

На фиг. 1 приведена электрическая структурная схема устройства; на фиг. 2 - временные диаграммы, ноясняющие его рабс)ту.

Уст)ойство содержит первый 1 и второй 2 триггеры, шину 3 прямого входного сигнала, третий триггер 4, шину 5 инверсного входного сигнала, элемент И-ИЛИ 6, шину 7 выходного сигнала и дополнительную HjHHy 8 выходного сигнала, причем нее трип сры D-типа. С-входы первого 1 и вто- 2 три11-еров нодключены к шин( 3 прямого входного сигнала, С-вход третьего триггера 4 подключен к шине 5 инверсного входного . Первый D-вход первого триггера 1 соединен с его инверсным выходом и с нервглм входом нер- Boii структуры И элемента И--ИЛИ бис первыми D- и R-входами третьего триггера 4, прямой выход которого соединен с его вторым D-входом, с Н1иной 7 выход- Hd O сигнала и с вторым входом первой структуры И элемента И -ИЛИ 6, выход которого соединен с дополнительной шиной 8 выходного сигнала. Инверсный выход второго триггера 2 соединен с его первым D-входом, с вторым D-входом первого триггера 1 и с вторым R-входом третьего триггера 4. Иервый вход второй структуры И элемента И -ИЛИ 6 соединен с вторым D- входом второго триггера 2 и с инверсным выходом третьего тригтера 4, второй R-вход ко- эрого соединен с вторым входом второй структуры И элемента И - ИЛИ 6, третий вход которой соединен с шиной 5 инверсного входного сигнала.

Синхронный делитель частоты следования импульсов на пять работает следующим образом.

Ирямой входной сигнал с HJHHBI 3 с периодом Т и скважностью два поступает на С-входы триггеров 1 и 2, инверсный входной сигнал с шины 5 поступает на С-вход триггера 4.

Допустим, что в исходном состоянии триггеры 1, 2 и 4 обнулены (фиг. 2). Тогда под действием двух нар импульсов с шин 3 (фиг. 2а) и 5 (фиг. 26) па С-входы триггеров 1, 2 и 4 последние последовательно пройдут следующие состояния (фиг. 2в, г, д, с, ж, 3 - сигналы на прямых и инверсных выходах триггеров I, 2 и 4): QIQ2Q4

0ОО

11О О I .0

При этом на выходе элемента 6 (по второй структуре И), учитывая исходное состояние триггеров 2 и 4 (фиг. 2е, з) и сигнал шины 5 (фиг. 26), формируется им- нульс длительностью Т/2, который поступает на шину 8 (фиг. 2к).

Третий импульс с шины 5 устанавливает триггер 4 в единичное состояние. При этом на выходе элемента 6 (по первой структуре И), учитывая состояние триггеров 1 и 4 (фиг. 2г, ж), формируется импульс длительностью Т/2, который также поступает на шину 8 сигнала (фиг. 2к).

Далее под действием трех импульсов с шины 3 и двух импульсов с шины 5 триг- 5 геры 1, 2 и 4 последовательно пройдут следующие состояния:

QIQ2Q4

011

1О1 11

0000

После установки триггеров 1 и 2 в нулевое состояние высокие потенциалы их инверсных выходов устанавливают триггер 4 по его R-входам в нулевое состояние.

В результате, на выходе триггера 4 и на шине 7 формируется сигнал с периодом 5Т и скважностью, равной двум, а на выходе элемента 6 и на шине 8 формируется CHI-- нал с периодом 2,5 Т. Q Далее работа устройства повторяется.

Формула изобретения

Синхронный делитель частоты следования имнульсов на пять, содержащий три

r триггера, каждый из которых D-типа, С-входы первого и второго из которых подключены к шине прямого входного сигнала, С-вход третьего триггера подключен к шине инверсного входного сигнала, а его первые D-R-входы соединены с инверсным выходом

0 и первым D-входом первого триггера, второй D-вход которого с инверсным выходом и первым D входом второго триггера и вторым R-входом третьего три1тера, нря мой и инверсШ)1Й выходы которого подключе

ны соответствепио к шине выходного сигнала

и второму С-входу второго триггера, отличающийся тем, что, с целью расширения функциональных возможностей, в него введены дополнительная шина выходного сигнала и элемент И-ИЛИ, выход которого подключен

к дополнительной HJHHC выходного сигнала, первый вход первой структуры И элемента И-ИЛИ - к инверсному выходу первого триггера, второй вход - к прямому выходу и к второму D-входу третьего триггера, первый вход второй структуры и элемента И-ИЛИ к инверсному выходу третьего-триггера, второй вход - к инверсному выходу второго триггера, а третий вход - к шине инверсного входного сигнала.

.2

Изобретение предназначено для уменьшения частоты входного сигнала в 5 раз со скважностью выходного сигнала, равной двум, и 2,5 раза и может быть использовано в синтезаторах частот. Цель изобретения - расширение функциональных возможностей делителя. Делитель содержит триггеры 1, 2 и 4, шины 3 и 5 прямого и инверсного входного сигнала и шину 7 выходного сигнала. Введение элемента И-ИЛИ 6 и шины 8 выходного сигнала позволяет получить дополнительный коэффициент деления, равный 2,5. 2 ил. J; S (Л со о ;о со о со