Делитель частоты на 11 Советский патент 1989 года по МПК H03K23/40 

(Л

Изобретение относится к импульс- ной технике и может быть использова o при построении хронизаторов, цифровых синтезаторов частоты и т.п.

Цель изобретения - получение вы . ходного сигнала со скважностью рав

ной двум.

На чертеже приведена электрическая функциональная схема устройства.

Делитель частоты на одиннадцать содержит четыре IK-триггера , первый и второй элементы И 5 и 6, счетные входы первого, второго и третье- го 1К-триггеров 1-3 соединены с тактовой шиной 7 устройства, входы R первого, второго, третьего и четвертого 1К-триггеров 1-4 соединены с шиной 8 сброса устройства прямой выход первого 1К-триггера 1 соединен с входом второго 1К-триггера 2, прямой выход которого соединен с К-Бходом первого 1К-триггера 1,1- входом третьего 1К-триггера 3 и с первым входом первого элемента ИЗ, второй вход которого соединен с инверсным входом первого 1К-триггера 1, инверсный выход третьего 1К-триг гера 3 соединен с К-входом второго 1К-триггера 2 и первым входом второго элемента И 6, а К-вход соединен с выходной шиной 9 устройства и прямым выходом четвертого 1К-триггера 4, инверсный выход второго 1К-триг- гера 2 соединен со вторым входом второго элемента И 6, содержит также третий и четвертый элементы И 10 и 11, первый и второй элементы ИЛИ 12 и 13 и элемент НЕ 14, вход которого соединен с тактовой шиной 7 устройства и третьим входом второго элемен- та И 6, а выход соединен с первым входом третьего элемента И 10, второй вход которого соединен с выходом четвертого элемента И 11, первый и .. второй входы которого соединены с прямыми выходами соответственно первого и второго ХК-триггера 1 и 2, третий вход с прямым выходом третьего IK-триггера 3, а четвертый вход с первым входом первого элемента ИЛИ 12 и инверсным выходом четвертот- го 1К-триггера 4, вход К которого соединен с шиной логической единицы, а счетный вход соединен с выходом второго элемента ИЛИ 13, первый и второй входы которого соединены с выходами соответственно второго и третьего элементов И 6 и 10, четвер

тый вход второго элем;ента И 6 соединен с инверсным выходом первого 1К-триггера 1, вход I которого соединен с выходом первого элемента ИЛИ 12,второй вход которого соединен с выходом первого элемента И 5, третий вход которого соединен с инверсным выходом третьего 1К-тригге- ра 3.

Работа устройства полностью описывается логическими уравнениями для I- и К-входов его триггеров.

По сигналу Сброс на шине 8 все триггеры делителя устанавливаются в исходное нулевое положение, т.е. состояния выходов равны:

QI Qe Q,} Q4 О 000

При этом, на выходах элементов И и ИЛИ 11 и 13 присутствует нулевой уровень, на выходе элемента ИЛИ 12 высокий уровень.

Появляющийся на выходе элемента ИЛИ 13 импульс (через второй элемент и), синхронный первому тактовому (положительному) импульсу поступающему с шины 6, подтверждает нулевое . i. состояние четвертого 1К-триггера 4.

При поступлении пяти импульсов тактовой частоты по их срезу (отрица тельным перепадам) 1К-триггеры 1-4 переключаются последовательно в следующие состояния:

1 1

О 1 1

О

1

о о 1

о о 1 1 1

о о о о о

и

После этого на вьпсоде элемента 11 появляется уровень логической 1, поступающий на 1-вход четверто- го 1К-триггера 4, который по срезу импульса, формирующегося на выходе элемента ИЛИ 13 (черел третий элемент И 10), переключается в единичное состояние. Так как срез этого импульса соответствует фронту шестого тактового импульса;, то переключение четвертого 1К-триггера 4 происходит через 5,5 тактов частоты импульсов с шины 7 устройства. После взведения четвертого IK-триггера 4 на выходе элемента И 11 устанавливается нулевой уровень, на выходе элемента ИЛИ 1 2 также нулевой уровень, которьп при единичном уровне на вхог де К первого 1К-триггера 1 по срезу

шестого тактового импульса обеспечивает его переключение в нулевое по ложение, одновременно в противоположное (нулевое) положение переключается и третий 1К-триггер 3, так как на его входах I и К присутствуют единичные уровни, т.е. по шестому тактовому импульсу состояние 1К-триггеров . будет следующим:

Q Qi Qj Q4

0101

По этому состоянию на выходе элемента ИЛИ 12 (через первый элемент из) формируется единичный уровень, поступающий на вход I первого IK- триггера 1,и обеспечивающий его переключение (по срезу седьмого тактовог го импульса) в единичное положение, после чего на выходе элемента ИЛИ 12 устанавливается нулевой уровень.

С седьмого по десятый тактовые импульсы 1К-триггеры делителя пройдут состояния:

QI Qi-Q Q4.

1011

1101 001 1

о о о 1

При нулевых состояниях первых тре 1К-триггеров 1-3 через второй элемент И 6 на выход элемента 13 поступает одиннадцатый тактовый импуль по срезу которого четвертый 1К-триг- гер 4 обнуляется и делитель устанав ливается в исходное состояние.

Таким образом, на прямом выходе

четвертого 1К-триггера 4, а следовательно, на выходной шине 9 делителя частоты 11 на 1К-триггерах, формиру ется симметричный сигнал (типа меандр), длительность полупериода которого paBija 5,5 периодам входной тактовой частоты.

Формула изобре. тения

Делитель частоты на 11, содержащий четыре 1К-триггера и два элемента И, счетные входы первого, второго и третьего 1К-триггеров соединены с тактовой шиной Делителя, R-входы первого, второго,.третьего И четвер

Q

5 0

5

О

Q

5

0

5

того 1К-триггеров соединены с шиной сброса делителя, прямоый выход первого 1К-триггера соединен с 1-входом второго 1К-триггера, прямой выход которого соединен с К-входом первого 1К-триггера, 1-входом третьего IK- триггера и с первым входом первого элемента И, второй вход которого соединен с инверсным выходом первого 1К-триггера, инверсный выход третьего 1К-триггера соединен с К-входом второго 1К-триггера и первым.входом второго элемента И, а К-вход соединен с выходной шиной делителя и прямым выходом четвертого 1К-триггера, инверсньш выход второго 1К-триггера соединен с . вторым входом второго элемента И, отличающийся тем, что, с целью обеспечения возможности получения импульсов скважности выходных импульсов, равной двум, в него введены третий и четвертый элементы И, первый и второй элементы ИЛИ и элемент НЕ, вход которого сое динен с тактовой шиной делителя и третьим входом второго элемента И, а выход соединен с первым входом третьего элемента И, второй вход которого соединен с выходом четвертого элемента И, первый и второй входы которого соединены с прямыми выходами соответственно первого и второго 1К-триггеров, третий вход - с прямым выходом третьего 1К-триггера, а четвертый вход - с первым входом первого элемента ИЛИ и инверсным выходом четвертого 1К-триггера, К-вход которого соединен с шиной логической единицы, а счетный вход - с выходом второго элемента ИЛИ, первый и второй входы которого соединены с выходами соответственно второго и третьего элементов И, при этом четвертый вход второго элемента И соединен с инверсным выходом первого 1К-триггера, 1-вход которого соединен с выходом первого элемента ИЛИ, второй вход которого соединен с выходом первого элемента И, третий вход которого соединен с инверсным выходом третьего 1К-триггера.

Изобретение относится к импульсной технике и может быть использовано при построении хронизаторов, цифровых синтезаторов частоты и т.п. Цель изобретения - получение выходного сигнала со скважностью, равной двум - достигается путем введения в делитель элементов И 10, 11, элементов ИЛИ 12, 13, элемента НЕ 14 и образования новых функциональных связей. Кроме того, делитель содержит четыре JK-триггера 1, 2, 3, 4, элементы И 5, 6, тактовую 7 сброса 8 и выходную 9 шины. 1 з.п. ф-лы, 1 ил.