Способ стабилизации выходных напряжений N-канального источника питания Советский патент 1987 года по МПК G05F1/577 

Изобретение относится к электротехнике и предназначено для исполь зования при реализации вторичного электропитания систем автоматики, телемеханики, передачи и приема и н- формации.

Цель изобретения - повышение качества стабилизации.

На фиг.1 представлена функциональ- ная схема устройства, реализующего предлагаемый способ стабилизации выходных напряжений N-канального источника питания; на фиг.2 - временные диаграммы сигналов, поясняющие про- цесс стабилизации.

Устройство содержит регулирующий

преобразователь 1 (фиг.1) напряжения нагруженный на трансформатор 2. Выход последнего подключен к входу бло- ка 3 выпрямителей и фильтров, выходы которого соединены с выводами для подключения соответствующих нагрузок 4.1-4.N. Каждая из нагрузок подключена также к соответствуювщм сиг- нальным входам коммутаторов 5 и 6. Выход коммутатора 5 соединен с первым входом преобразователя 7 Напряжение длительность импульса, выход которого подключен к первому входу компарат тора 8. Выход компаратора 8 соединен с первым входом блока 9 формирования кодов, первый выход которого соединен с входом преобразователя 10 кодов. Выход преобразователя 10 кодов под- ключен к первому входу запоминающего блока 11, выхо( которого соединен с управляющим входом коммутатора 6..Выход коммутатора 6 подключен к первому входу блока 12 управления, выход которого соединен с входом преобразователя 1. Первый вход формирователя 13 команд (счетчика-делителя) соединен с вторым выходом блока 9 формирования кодов. Блок 14 опорных.частот первым, вторым, третьим, четвертым и пятьм выходами подключен соответственно к второму входу блока 12 управления, управляющему входу коммутатора 5, BTOiM jM входам преобразователя 7 Напряжение - длительность импульса и компаратора 8, второму входу блока 9 формирования кодов, второму входу формирователя 13 команд. Первый и второй выходы формирователя 13 команд соединены соответственно с вторым входом запоминающего блока 11 и третьим входом блока 9 формирования кодов.

Устройство работает следующим образом.

С выхода преобразователя 1 высокочастотное переменное напряжение через трансформатор 2 поступает на блок 3 выпрямителей и фльтров, вьшрямляется и сглаживается, и питает нагрузки 4.1-4.N. Работа преобразователя 1 осуществляется от блока,12 управления, на первый вход которого через коммутатор 6 подключается та из нагрузок, напряжение на которой максимально отклонилось от своего номинального значения . На второй вход блока 12 управления с первого выхода блока 14 опорных частот поступают импульсы частоты, на которой работает преобразователь 1. Вьтрямленные напряжения подводятся также к входам коммутатора 5 и сигналами с второго выхода блока 14 опорных частот поочередно подклю- чаются к преобразователю 7 Напряжение-длительность импульса. Например в момент времени t к преобразователю 7 Напряжение длительность импульса подключается напряжение нагрузки 4.1 и по сигналу синхроимпульса U,,4j (фиг.2а) с третьего вькода блока 14 опорных частот начинается преобразование его в длительность импульса. Дл.ительность синхроимпульса J заканчивающегося в момент tjr , пропорциональна номинальному значению напряжения на каждой из нагрузок 4.4.N. В момент времени t на выходе преобразователя 7 Напряжение - длительность импульса заканчивается формирование импульса U (фиг.2б), длительность которого пропорциональна напряжению на нагрузке 4. 1 .

С выхода преобразователя 7 Напряжение - длительность импульса данный импульс и синхроимпульс U с третьего выхода блока 14 опорных частот поступают на входы компаратора 8. На выходе последнего формируется импульс Ug (фиг.2в), длительность которого пропорциональна отклонению напряжения на нагрузке 4.1 от номинального значения. Этот импульс поступает на первый вход блока 9 формирования кодов и разрешает его работу К второму входу блока 9 формирования кодов с четвертого выхода блока 14 опорных частот подводятся импульсы заполнения U (фиг.2г) высокой частоты. Длительность импульса Ug с выхода компаратора 8 определяет время работы блока 9 формирования кодов, а также количество обработанных импульсов (фиг,2д) высокой частоты в его промежуточных целях, которое формирует на выходе блока 9 М- разрядный двоичный код Uq (фиг.2е), например 0010. Числовое значение М- разрядного двоичного кода соответст- зует величине отклонения напряжения на нагрузке 4.1 от номинального значения. По окончании импульса Uj с выхода компаратора 8 это числовое значение запоминается блоком 9 форми- рования кодов и в момент времени, t по второму сигналу с второго выхода блока 14 опорных частот коммутатор 5 подключает к преобразователю 7 Напряжение-длительность импульса на- пряжение нагрузки 4.2, которое таким же образом преобразуется в другой М- разрядиый двоичньй код и запоминается. Аналогично происходит преобразование всех остальных напряжений в М- разрядные кодовые комбинации с их последующим запоминанием.

Все М-разрядные кодовые комбинации поступают на вход преобразователя 10

кодов, который из них формирует на

выходе одну Р-разрядную кодовую комбинацию. В момент времениt. (фиг.2в заканчивается формирование последней М-разрядной кодовой комбинации и с второго выхода блока 9 формирования кодов на первый вход формирователя 13 команд поступает сигнал на разрешение его работы. К. второму входу формирователя 13 команд с пятого выхода блока 14 опорных частот подводят ся импульсы высокой частоты. На первом выходе формирователя 13 команд формируется первый сигнал и(фиг.2ж) управл ия, который поступает на второй вход запоминающего блока 1I и стирает Р-разрядн кодовую комбинацию, записанную в предыдущем цикле. Второй сигнал и 5 |;фиг.2з) управления, также поступающий на второй вход запоминающего блока П с первого выхода формирователя 13 команд, производит запись вновь сформированной на выходе преобразователя 10 кодов Р-разрядной кодовой комбинации и передачу ее на управляющий вход коммутатора 6, кото- рый и подключает соответствующую нагрузку (в данном случае 4.1) к блоку 12 управления. Последний формирует

o 5

Q

д ,, -

5

5

импульс управления преобразователем 1, который приводит напряжение на этой нагрузке к своему номинальному значению. Третий сигнал Ujj {фиг.2и) управления с второго выхода формирователя 13 команд поступает на третий вход блока 9 формирования кодов и стирает все М-разрядные кодовые комбинации. Одновременно этим же сигналом производится самоблокировка формирователя 13 команд, которая продолжается до окончания формирования последней М-разрядной кодовой комбинации в следующем цикле.

Поскольку в данном случае нагрузки 4.1-4.N подключаются к цепи обратной связи преобразователя 1 выборочно, с учетом величины отклонения выходных напряжений в отдельных каналах, общее качество стабилизации напряжений оказЕашается повьшенным. Одновременно снижается уровень создаваемых радиопомех, так как при пополнении энергии фильтров мгновенные значения токов не являются значительными.

Формула- изобретения

Способ стабилизации выходных напряжений N-канального источника питания, основанный на компенсационном управлении общим регулирующим органом с выработкой дискретных сигналов управления по отклонениям выходных напряжений отдельных питающих каналов от номинальных значений, формировании синхроимпульсов и циклическом времяимпульеном преобразовании N выходных напряжений, отличающийся тем, что, с целью повыще- ния качества стабилизации, определяют величины отклонений в№содньгк напряжений путем последовательного сравнения по длительности синхроимпульсов с импульсами, характеризующими выходные напряжения, преобразуют результаты сравнения в цифровые коды, запоминают кодовые значения отклонений до окончания каждого цикла сравнения,выявл5пот канал с максимальным в текущем цикле значением кода и используют его отклонение для выработки сигнала управления регулирующим органом в течение последующего цикла.

Изобретение относится к электротехнике, в частности к источникам вторичного электропитания систем автоматики и телемеханики. Цель изобретения - повышение качества стабилизации. Способ основан на компенсационном управлении общим регулирующим органом - преобразователем 1. Выходные напряжения подвергают времяимпуль- сному преобразованию в преобразователе 7 напряжение - длительность импульса. Отклонения выходных напряжений от номинальных значений определяют путем последовательного сравнения по длительности синхроимпульсов, вырабатываемых блоком 14 опорных частот, с импульсами, характеризующими выходные напряжения, в компараторе 8. Результаты сравнения преобразуют в цифровые коды блоком 9 формирования кодов. В конечном счете с помощью запоминающего блока 11 и компаратора 8- выявляют канал с максимальным в текущем цикле значением кода и используют его отклонение для выработки сигнала управления преобразователем 1 в течение последующего цикла. Стабильность выходных напряжений повышается за счет осуществления не поочередного, а выборочного подключения цепи обратной связи к тому или иному каналу, характеризующемуся в текущий интервал времени наибольшим отклонением выходного напряжения. 2 нл. (Л оо оо to ю со QO