Цифровой преобразователь для фазометра Советский патент 1987 года по МПК G01R25/00 

Изобретение относится к электро- адиоизмерительной технике и может ыть использовано при разработке

азометрических устройств повышенной

очности.

Цель изобретения- повьшениеточности измерения в случае наложения импульсной помехи на информационный сигнал.

На чертелсе представлена структур- Ю ная схема цифрового преобразователя ля фазометра.

Устройство состоит из стробоскопиеского преобразователя 1, входом со- единенного с информационным входом уст- т 5

ройствага выходом соединенного с первым входом аналого-цифрового преобразователя 2,первый выход которого соединен с блоком 3 выявления максимального или минимального кода,синхронизатора 4, 20 входом соединенного со входом опорного сигнала устройства, а выходом подключенного к входу делителя 5 частоты, первый выход которого соединен с первым входом запоминающего блока 6,, а вто 25 рой - со вторым входом блока 7 деления, мультиплексора 8, выходом соединенного с первым входом сумматора 9, блока 7 деления, выходом соединенного с первым входом мультиплексора 8 и . зо выходом устройства, буферного регистра 10 первый вход которого связан с вькодом запоминающего блока 6, а выход - с первым входом блока 7 деления .

и BTOpbiM входом сумматора 9, выход которого соединен со вторым входом запоминающего блока 6. Второй вход мультиплексора 8 подключен к первому выходу аналого-цифрового преобразователя 2, а третий вход - к вьпсоду блока 3 выявления максимального или минимального кода. Второй выход аналого-цифрового преобразователя 2 соединен с третьим входом запоминающего блока 6. Выход синхронизатора 4 связан со вторыми входами стробоскопического и аналого-цифрового преобразователей 1 и 2 и вторым входом бу- с)ерного регистра 10.

Устройство работает следующим образом.

Входной информационный сигнал вм.есте с наложенной на него импульсной помехой поступает на стробоскопический преобразователь 1. Синхрони- gg затор 4 выполняет, в сущности, функцию умножителя частоты на р и формирователя из зтого сигнала импульсов. На его вход поступает опорное напря35

40

45

50

5

0 5 о

g

5

0

5

0

жение, а на его выходе присутствуют импульсы с периодом , где Т - период входного сигнала, р - количество точек отсчета в одном периоде входного сигнала. Стробоскопический преобразователь I квантует входной сигнал по времени, т.е. производит выборку и запоминание мгновенных значений входного сигнала в момент воздействия импульсов с выхода синхронизатора 4 на вр.емя, необходимое для аналого-цифрового преобразования. Пуск аналого-цифрового преобразователя 2 таюке осуществляется импульсами с выхода синхронизатора 4. На первом выходе аналого-цифрового преобразователя 2 формируется цифровой код, пропорциональный мгновенному значению входного напряжения. Импульсная помеха, наложенная на сигнал, искажает значение кода отсчета с выхода аналого-цифрового преобразователя 2. Амплитуда входного сигнала не доллсна превышать определенного порога и S меньшего максимального размаха амплитудной характеристики аналого-цифрового преобразо- - вателя 2. Тогда критерием появления импульсной помехи и искажения ею входного сигнала является появление максимального (или минимального) значения кода. Факт .появления одного из этих значений (превышения порога) выявляется блоком 3 выявления максимального или минимального кода. Блок 3 выявления максимального или минимального кода должен выявлять появление максимального или минимального кода с выхода аналого-цифрового пре-. образователя 2 и вь авать в этот момент сигнал управления мультиплексором 8. Назначение мультиплексора 8 - подключение к первому входу сумматора 9 кодов с выходов, либо аналого- цифрового преобразователя 2, либо блока 7 деления, т.е. информационными входами мультиплексора 8 являются первый и второй. Третий вход мультиплексора 8, связанный с блоком 3 выявления максимального или минимального кода, является управляющим. Логика управления следующая.

Если искажения кода не произошло, то выход аналого-цифрового преобразователя 2 подключен к первому входу сумматора 9. Если же произошло искажение кода, то ко входу сумматора 9 подключается выход блока 7 депения.

Сумматор 9, запоминающий блок 6 и буферный регистр 10 в совокупности выполняют функции накапливающего сумматора. Запоминающий блок 6 состоит из р ячеек, емкость каждой из которы равна К П, где N - количество периодов входного сигнала, за которые происходит накопление (усреднение) отсчетов; п - разрядность аналого-циф- рового преобразователя 2. Перед началом работы все ячейки должны быть обнулены. Первый вход запоминающего блока 6, соединенный с выходом делителя 5 частоты, является адресным. Код адреса формируется делителем 5 частоты. Код адреса увеличивается на 1 на каждьй импульс с выхода синхронизатора 4 и изменяется в предела от О до . Код адреса формируется по loggp младших разрядов (по первому выходу делителя 5 частоты). Второ вход запоминающего блока 6 является его информационным входом-и связан с выходом сумматора 9. Третий вход запоминающего блока 6 является управляющим и связан со вторым выходом аналого-цифрового преобразователя 2, на котором формируется логический сигнал одного уровня (напри- мер, нулевого) пока идет аналого- цифровое преобразование и логический сигнал другого уровня (например, единичного) от момента, когда преобразование кончилось, до следующего им- пульса с выхода синхронизатора 4. Этот управляющий сигнал переводит запоминающий блок 6 в режим соответственно Чтение или Запись. В момент поступления импульса с выхода синхронизатора 4 запускаются стробоскопический и аналого-цифровой преобразователи 1 и 2, а запоминаюрщй блок 6 переводится в режим Чтение. При этом число, ранее записанное в ячейку запоминающего блока 6, адрес которой к этому моменту уже установлен на делителе 5 частоты, переносится в буферный регистр 10. Перенос происходит при воздействии импульса с выхода синхронизатора 4 на второй вход буферного регистра 10. Это число из буферного регистра 10 поступает на второй вход сумматора 9. В момент

окончания аналого-цифрового преобра- gg кода вырабатывает сигнал переключе- зования сигнал со второго выхода ана- ния мультиплексора 8, т.е. к первому лого-цифрового преобразователя 2 ме- входу сумматора 9 теперь уже подключается выход блока 7 деления. Производить прибавление искаженного знаняет свое значение (например, переходит в единичное состояние), и запо25

v 10 15 20 ЗО -с 9

45

0

минающий блок 6 переходит в режим Запись, т.е. .результат суммирования, появляющийся к этому моменту времени на выходе сумматора. 9, записывается в соответствующую ячейку запоминающего блока 6. При поступлении следующего импульса описанные процессы повторяются, но работа ведется со следующей ячейкой запоминающего блока 6.

Таким образом, в каждом периоде входного сигнала каждый i-й отсчет сумми1руется с суьв-юй всех предьщущих отсчетов периодов и результат накапливается в i-й ячейке запоминающего блока 6. В остальных ячейках запоминающего блока 6 накапливаются подобные суммы для соответствующих отсчетов. Отметим, что .

Блок 7 деления предназначен для вычисления среднего значения для каждого отсчета путем деления числа, записываемого в буферный регистр 10, на число (номер) текущего периода входного сигнала. Таким образом, на выходе блока 7 деления, т.е. на : выходе устройства в целом, присутствуют поочередно значения отсчетов, усредненные за истекшее количество периодов входного сигнала. Число, соответствующее номеру текущего периода, снимаемся со старших разрядов делителя частоты по второму его выходу. Таким образом, емкость делителя 5 частоты равна log (p+N) двоичных разрядов .

Пусть текущий отсчет не искажен импульсной помехой. Тогда с помощью мультиплексора 8 к первому входу сумматора 9 подключается первый выход аналого-цифрового преобразователя 2, так как блок 3 выявления максимального или минимального кода не выработает сигнал переключения входов мультиплексора 8. Далее работа продолжается так, как описано вьше.

Если какой-нибудь отсчет искажен импульсной помехой, то блок 3 выявления максимального или минимального

чсиня отсчета к содержимому соответ- с с вующей ячейки нельзя, так как это может существенно исказить весь результат в целом. Поэтому в устройстве предлагается заменять искаженное значение средним значением, вычисляемым с помощью блока 7 деления. Результат сложения среднего значения, снимаемого с выхода блока 7 деления, с суммой, накопленной к этому моменту времени в ячейке запоминающего блока 6, записывается в эту же ячейку, так как процесс аналого-цифровог преобразования уже закончился.

При искажении хотя бы одного отсчета в текущем периоде в известном устройстве из дальнейшей обработки исключаются все отсчеты этого периода. В данном же устройстве происходи замена искаженного отсчета средним значением отсчетов в этих же точках предыдущих периодов и используются .для дальнейшей обработки все другие неискаженные отсчеты текущего периода. Это способствует повышению точности измерения.

Формула изобретения

Цифровой преобразователь для фазометра, содержащий последовательно соединенные-стробоскопический преобразователь, входом соединенный с информационным входом устройства, аналого-цифровой преобразователь и блок

Составитель С.Кулиш Редактор Л.Повхан Техред И.Попович Корректор М.Демчик

Заказ 4915/44 Тираж 730 Подписное ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г.Ужгород, ул.Проектная, 4

выявления максимального или минимального кода, последовательно соединенные синхронизатор, соединенный с входом опорного сигнала устройства, делитель частоты и запоминающий блок, отличающийся тем, что, с целью повышения точности измерения в случае наложения импульсной помехи на информационный сигнал, он снабжен сумматором, буферным регистром, блоком давления, вькод которого является выходом устройства, и мультиплексором, первый информационный вход которого соединен с выходом блока деления, второй-информационный вход соединен с выходом аналого-цифрового преобразователя, управляю111 1й вход - с выходом блока выявления максимального

или минимального кода, а выход соединен с цервым входом сумматора, причем выход буферного регистра соединен с первым входом блока деления и вторым входом сумматора, информационный вход

буферного регистра подключен к выходу запоминающего блока, второй выход делителя частоты соединен с вторым входом блока деления, второй выход аналого-цифрового преобразователя

подключен к управляющему входу запоминающего блока, выход сумматора - к информационному входу запоминающего блока, а выход синхронизатора подключен параллельно к вторьм входам стробоскопического и аналого-цифрового преобразователей и к управляющему входу буферного регистра.

Цифровой преобразователь для фазометра содержит стробоскопический преобразователь (П) 1, аналого-цифровой П 2, блок (Б) 3 выявления максимального или минимального кода, синхрЪнизатор 4, делитель 5 частоты, запоминающий Б 6, мультиплексор 8, Б 7 деления, сумматор 9, буферный регистр Ю. Изобретение повышает точность измерения в случае наложения импульсной помехи на информационный сигнал. 1 ил. Вх.1 Вх.2 IjO :л со ел