Устройство для измерения временных параметров флуктуирующих импульсных сигналов Советский патент 1988 года по МПК G01R29/02 

00 О5 00 00

ьо

Изобретение относится к импульсной технике и может быть использовано при разработке измерителей длительности и периода повторения флуктуирующих по амплитуде импульсных сигналов непрямоугольной формы.

Целью изобретения является повышение точности измерения временных параметров флуктуирующих импульсных сигналов путем формирования из последовательности флуктуирующих по амплитуде импульсов последовательности постоянных по ампли туде импульсов.

На чертеже представлена структурная схема устройства для измерения временных параметров флуктуирующих

I

импульсных сигналов.

Устройство для измерения временэлемент 11 задержки, а на его втором выходе формируются положительные импульсы, которые подаются на входы второго порогового элемента 3 и запоминающего блока 6. В случае превышения положительным импульсом уровня срабатывания второго порогового элемента 3 на его выходе вырабатывается

положительный импульс, который подается на первый блок 4 дифференцирования. Передний фронт импульса первого порогового элемента 2 дифференцируется и переводит RS-триггер 7 в

положение логической 1. На выходе RS-триггера 7 образуется положительное напряжение, которое открывает электронный ключ 8. Одновременно на выходе запоминающего блока 6 формиру

Изобретение может быть использовано при разработке измерителей длительности и периода повторения флуктуирующих по амплитуде импульсных сигналов непрямоугольной формы. Цель изобретения - повьшение точности измерения временных параметров флуктуирующих импульсных сигналов достигается путем формирования из последовательности флуктуирующих по амплитуде импульсов последовательности постоянных по амплитуде импульсов. Устройство для измерения временных параметров ./флуктуирующих импульсов содержит парафазный усилитель 1, пороговые элементы 2 и 3, блоки 4 и 5 дифференцирования, запоминающий блок 6, RS-триггер 7, электронный ключ 8, делитель 9 напряжения, источник 10 опорного напряжения, элемент 11 задержки, управляемый линейный аттенюатор 12 и ограничитель 13 напряжения. На выходе ограничителя 13 вырабатываются отрицательные импульсы с определенным уровнем фиксации временного положении. Эти импульсы поступают на первый пороговый элемент 2, где формируются импульсы прямоугольной формы и постоянной амплитуды. Уровень ограничения ограничителя 13 определяется напряжением источника 10 и положением делителя 9 напряжения. 1 ил. S (Л

ных параметров флуктуирующих импульс- 2о ется отрицательное напряжение с уров

ных сигналов содержит парафазный усилитель 1, первый 2 и второй 3 пороговые элементы, первый Д и второй 5 блоки дифференцирования, запоминающий блок 6, RS-триггер 7, электронный ключ 8, делитель 9 напряжения, источник 10 опорного напряжения, элемент 11 задержки, управляемый линейный аттенюатор 12, ограничитель 13 напряжения.

Вход парафазного усилителя соединен с шиной исследуемого сигнала, второй выход также подключен к информационному входу запомина ющего блока 6, информационный вход ключа 8 соединен с выходом запоминающего блока 6, информационный вход управляемого линейного аттенюатора 12 соединен с выходом элемента 11 задержки, выход блока 5 подключен к R-входу RS-триггера 7 и управляющему входу запоминающего блока 6, последовательно соединены источник 10 опорного напряжения и делитель 9 напряжения, выход которого подключен к первому входу ограничителя 13 напряжения, вход элемента 11 задержки соединен с первым выходом парафазного усилителя 1.

Устройство работает следующим образом.

Флуктуирующие импульсные сигналы поступают на вход парафазного усилителя 1. На его выходах вьфабатыва- ются усиленные флуктуирующие импульс противоположных полярностей. При это на первом выходе парафазного усилителя 1 образуются импульсы отрицательной полярности, которые поступают, на

5

0

Ф

5

0

5

0

нем, равным амплитуде входного импульса, которое через открытый электронный ключ 8 подается на управляющий вход аттенюатора 12, затуха ние которого изменяется пропорционально изменению напряжения, поэтому на выходе аттенюатора 12, на информационный вход которого через элемент 11 задержки поступают флуктуирующие импульсы отрицательной полярности,формируются постоянные по амплитуде импульсы отрицательной полярности, которые поступают на ограничитель 13 напряжения, уровень ограничения которого определяется напряжением источника 10 и положением делителя 9 напряжения. На выходе ограничителя 13 снизу вырабатываются отрицательные с определенным уровнем фиксации временного положения импульсы, которые поступают на первый пороговый элемент 2, где формируются импульсы прямоугольной формы и постоянной амплитуды. Задний фронт каждого прямоугольного импульса дифференцируется блоком 5 дифференцирования и в виде импульса поступает на R-вход RS-триггера 7 и управляющий вход запоминающего блока 6. RS-триггер 7 возвращается в состояние логического О, электронньй ключ 8 закрывается, а запоминающий блок 6 переводится в исходное состояние.

ормула изобретения

Ф

Устройство для измерения временных параметров флуктуирующих импульсных сигналов,содержащее первый поро

говый элемент,запоминающий блок,эле- , мент задержки,делитель напряжения и ограничитель напряжения,первый вход ограничителя напряжения соединен с вы- ходом делителя напряжения, выход ограничителя соединен с входом первого порогового элемента, выход которого является выходной шиной устройства, отличающееся тем, что, с целью повышения точности измерения временных параметров флуктуирующих импульсных сигналов, в него введены источник опорного напряжения, пара- фазный усилитель, первый и второй блоки дифференцирования, RS-триггер, электронный ключ, управляемый линейный аттенюатор, причем первый выход парафазного усилителя соединен с входами второго порогового элемента и запоминающего блока, управляющий вхо

которого соединен с R-входом RS-триг- жения.

гера, с выходом второго блока дифференцирования, вход которого соединен с выходом первого порогового элемента, выход второго порогового элемента соединен с входом первого блока дифференцирования, выход которого соединен с S-вХодом RS-триггера, выход которого соединен с управляющим входом электронного ключа, выход которого соединен с управляющим входом управляемого линейного аттенюатора, выход Которого соединен с вторым входом ограничителя напряжения, второй выход парафазного усилителя через элемент задержки подключен к входу управляемого линейного аттенюатора, выход запоминающего блока соединен с входом электронного ключа, выход источника опорного напряжения соединен с входом делителя напря