Устройство для обработки цветового видеосигнала Советский патент 1988 года по МПК H04N5/92 

О)

-с г

СО

00

О)

о

01 1чЭ

CN

жки, разделитель 11, мультиплексор 13. Введены блок 17 управления, инвертор 12, два мультиплексора 14 и

нительный сумматор 16, 3-й эл-т 8 задержки. Блок 17 содержит эл-ты 18-20

вер 1 up li, цаа. MyjiJDj i-iiijicj i upa i гт nзздержки, ЭЛ-ТЫ ИЛИ 21-24, эл-ты и

15, весовые сумматоры 4.2-4.3, допол- 25-33, инверторы 34-38. 1 i

ил.

i

ил.

Изобретение м.б. использовано при записи цветовых ввдеосигналов в цифровой форме на магнитной ленте. Цель изобретения - повышение точности фазирования компонент цветового видеосигнала. Устр-во содержит блок 1 памяти видеосигнала, блоки 2.1-2.4 адресации, блок 3 памяти идентифицирующего сигнала весовой су 1матор 4.1, блок 5 сравнения, эл-ты 6-10 задер-

1

Изобретение относится к технике телевидения и может использоваться при записи- цветовых видеосигналов в цифровой форме на магнитной ленте.

Цель изобретения - повьшение точности фазирования компонент цветового видеосигнала.

На чертеже /приведена структурная электрическая схема устройства для обработки цветового видеосигнала.

Устройство.для обработки цветово- .го видеосигнала содержит блок 1 памяти видеосигнала, четьфе блока 2.1- 2.4 адресации, блок 3 памяти идентифицирующего сигнала, четыре весовых сумматора 4.1-4.4, блок 5 сравнения, пять элементов 6-10 задержки, разделитель 11, инвертор 12, три мультиплексора 13-15, дополнительньш сумматор 16, блок 17 управления, которьй включает в себя три элемента 18-20 задержки, четыре элемента ИЛИ, 21-24 девять элементов И 25-33, пять инверторов 34-38.

Устройство работает следующим об- разом. . .

Цветовой видеосигнал подается на блок 1 памяти видеосигнала и на блок 3 памяти идентифицирующего сигнала . через блок 2.4 адресацщ. Блоки 2.12.3 формируют сигналы выбора адреса при записи и считывании видеосигнала в блоке 1, Данные, считанные из блок 1 памяти, поступают на разделитель 11, которьй формирует на своих выходах составляющие Y и Сц яркости и цветности. .

Составляющая У Ьодается на первый элемент 6 задержки, в котором она задерживается на время € ц , соответствующее периоду данных для одной строки одного канала. Выходной сигнал подается на второй элемент 7 задержки, в котором он еще задерживает

ся на время J . Когда строка сигнала запроса является строкой ы,, поля п, считьгоание в блоках 1 и 3 регулируется блоком 2-3, чтобы составляющая сигнала яркости для разделителя 11 бьша равна ()и, выходной сигнал от первого элемента 6 задержки равен (8о4„)у , а вьиодной сигнал от второго элемента 7 задержки бьш равен (Soin-i )у Выходные сигналы (,,)u и (Soiri i)n подаются на соответствующие весовые сумматоры 4-1 и 4-2. В весовом сумматоре 4-1 формируется среднее .

(Soin)i) + (Soln-, Ь

-i-----, чтобы получить выходной сигнал Уц. , а в весовом сумматоре 4-2 - среднее

2(S(Jb + (S.fei,,.,)y

тобы получить выходной сигнал Кроме того, сигнал (Зо1щ,)у от раздеителя .11 и сигнал ()i. подаются на соответствующие весовые сумматоры, 4,3 и 4.4, рассчитьшаются среднее

(S«J + (Soi rn.t)a - «

.-2. чтобы получить

-, - 2(8Ып)ч + (SoiM,)f сигнал Уц5 ) ,и среднее-,

тобы получить сигнал Y)g.

Сигналы Yj-Yg и (Зо;;).) от первого элемента 6 заде;ржки подаются на мультиплексор . 13, который управляется таким образом, чтобы составляющая яркости все время была свободной от пространственных отклонений относительно строки, поля и кадра, опознанных сигналом запроса.

Составляющая цветности от разделителя 11 подается на третий элемент 8 задержки, имеющий задержкуС . Соответственно, выходной сигнал Сц становится составляющей цветности (Soi) со строки, запрашиваемой для считывания. Выходной сигнал С, подается непосредственно на мультиплексор 14 и через инвертор 12. Второй мультиплексор 14 управляется таким образом что цветовая составляющая CN или -С, появляется на выходе, имея полярность, соответствующую полярности кадра, обозначенного сигналом запроса.

Цветовой сигнал и составляющая яркости, полученные таким образом, суммируются дополнитепьным сумматором 16 в виде составного цифрового цветового видеосигнала, который по- дается на третий мультиплексор 15. Данные, считанные из блока 1, подаются далее на третий мультиплексор 15 через п ятыц элемент 10 задержки, в котором данные задерживаются на время, необходимое для синхронизации данных. .

Управлякнцие сигналы для управления мультиплексором 13-15 формируются блоком 17 из сигналов опознавания последовательно считьшаемых из блока 3. Каждый опознавательньш сигнал подается через четвертый элемент 9 задержки с задержкой по времени на блок 5 сравнения, с помощью кото- рого обнаруживается сигнал опознавания кадра ГЪ и сигнал опознавания FL поля.

Сигнал опознавания кадра FL задерживается элементом 20 на время f и когда сигнал опознавания для строки 66 „, считывается из блока 3, вы- ходной сигнал, становится сигналом опознавания кадра FL для данных строки cirt . Сигнал опознавания поля FE задерживается элементом 19 задержкой на время TH и элементом 18 также на время c ,

Сигнал опознавания кадра RFL и сигнал опознавания поля RFL соответ ственно .подаются на элементы ИЛИ 21 к 22. При этом элемент ИЛИ 21 обесп е чивает выходной сигнал 1, когда кадр данных считанной подгруппы согласуются с кадром, обозначенным сиг налом -запроса, а элемент ИЛИ 22 выйа ет сигнал О, когда кадр считанного подблока информации отличается от кадра сигнала запроса. Таким же образом элемент ИЛИ 22 обеспечивает выход. или О в зависимости от того, согласуется или нет. поле считанной подгруппы данных с полем сигнала запооса.

Выходные сигналы элементов ИЛИ 21 и 22 подаются на элемент И 25, кото- рьй формирует управляющий сигнал СТд являющийся 1, только когда и поле и кадр считанной подгруппы данных совпадают с кадром и полем сигнала запроса, и которьй является О в противоположном случае. Управляющий сигнал СТд используется для управления мультиплексором 15.

Элемент И 26 вьщает управляющий сигнал CTg-для управления мультиплексором 14. Управляющий сигнал СТд инвертируется инвертором 34 и подается на входы элементов И 26 и 27,

Преобразованный выходной сигнал CT, получается на выходе элемента И 27 и подается через инвертор 35 на элементы И 28 и 29, на которые соответственно поступают также сигналы опознавания поля FL и преобразованный сигНсШ FL, полученный от инвертора 36. Соответственно элемент И 28 обеспечивает сигнал R,, который является 1, когда поле считанной подгруппы данньпс отличается от поля сигнала запроса и поля сигнала запроса второго поля, т.е. сигнал R равен 1, когда сигнал запроса устанавливает второе, поле и считанные данные принадлежат перв.ому полю. С другой стороны, элемент И 29 обеспечивает сигнал R, , которьй есть 1, когда счи ганные данные получены от второго поля, а сигнап опознавания относится к первому полю. Сигнал R п-одается на элементы И 30 и 31, а сигнал R - на элементы И 32 и 33,

Сигнал опознавания поля FL и сигнал опознавания поля FL,.,, подается на элемент PfflH 23, обеспечивая сигнал, который равен 1, когда оба сигнала FL „ и FL., одинаковы, и который есть О в противном варианте. Преобразованный инвертором 37 сигнал подается на элемент И 31.

Сигнал опознавания поля FL и сиг45,4

нал опознавания поля FL

ntf

подается

5

на элемент ИЛИ 24, выходной сигнал которого подается на элемент И 32 и преобразуется через инвертор 38 на элемент И 33.

Сигналы СТ5 и СТ подаются как уп- равлякяцие сигналы на мультиплексор 13, чтобы последний вьщавал интерполированную составляющую яркости Ущ. или составляющую яркости на дополнительный сумматор 16, когда управляющий сигнал СТ равен управляющий сигнал СТ равен ответственно.

1 или If 11I

соФормулаиз обретения

Устройство для обработки цветового видеосигнала, содержащее последовательно соединенные блок памяти видеосигнала, разделитель, первый.и второй ю соединены с соответствунлцими выходаэлементы задержки и первьй весовой сумматор, а также последовательно соединенные блок памяти вдентифицирую- щего сирнала и блок сравнения, отличающееся тем, что, с целью повышения точности фазирования компонент цветового видеосигнала, введены блок управления, инвертор, два мультиплексора, второй, третий и

четвертьш весовые сумматоры, дополни- 20 вторым входом второго мультиплексора, тельньй сумматор и третий элемент за- управляющие входы первого и второго держки,. вход блока памяти ви- мультиплексоров соединены с соответ- деосигнала соединен с входом блока ствующими выходами блока управления,

входы которого соединены с соответ- 25 ствукщими выходами блока сравнения, а выход первого мультиплексора подпамяти идентифицирующего сигнала и является входом цветового видеосиг- -нала, выход второго элемента задерж- ки соединен .с первым. входом второго весового сумматора, первый вход разключей к второму входу дополнительного сумматора.

делителя соединен .с объединенными первыми входами третьего и четвертого весовых сумматоров, выход первого элемелта задержки соединен с объединенными вторыми входами с первого по четвертый весовых сумматоров и первым входом первого мультиплексора, с второго по пятьй входы.которого

ми с первого по четвертый весовых сумматоров, второй выход разделителя соединен через последовательно включенные третий элемент задержки, инвертор и второй мультиплексор с первым JB ходом дополнительного сумматора, выход которого является выходом цветового видеосигнала, выход третьего элемента задержки соединен с

ключей к второму входу дополнительного сумматора.