Устройство для передачи информации псевдослучайными сигналами Советский патент 1988 года по МПК H04L25/08 

Изобретение относится к радиотехнике и может быть использовано при передаче потоков информации, характеризующихся определенной статической избыточностью.

Цель изобретения - повьшение быстродействия и надежности работы путем исключения нерабочих тактов из формируемой последовательности и сбойных ситуаций.

На фиг,1 представлена структурная электрическая схема устройства для передачи информации псевдослучайными сигнала; на фиг„2 - структурная электрическая схема блока ввода шифра; на фиг.З - структурная электрическая схема инвертора.

Устройство содержит первый RSдачей сигнала 1 на вход Установка Пуск устройства осуществляется подачей сигнала 1 на S-вход второго RS-триггера II, на выходе которого формируется напряжение, открывающее первый ключ 2, на выходе которого появляются тактовые импульсы, генерируемые генератором 8, которые поступают на вход первого ключа 2, с выхода которого, если устройство включено в режим Пуск, подаются на вход второго ключа 3 и через него - на вход двоичного счетчика 9.

Последний подсчитывает количество тактовых импульсов и вьщает информацию в параллельном коде на блок 10. При совпадении двоичных кодов, поданных на входы блока 10, ои вьзда

Изобретение относится к радиотехнике. Цель изобретения - повьпие- ние быстродействия и надежности работы путем исключения нерабочих тактов из формируемой последовательности и сбойных ситуаций. Устр-во содержит RS-триггер (т) 1, регистр (Р) 3 сдвига, сумматор 6 по модулю два, инвертор 7, генератор 8 тактовых импульсов, двоичный счетчик (ДС) 9, блок 10 сравнения кодов, блок 17 ввода шифра, шифратор 18, эл-т ИЛИ-НЕ 19, блок 20 инверторов, блок 21 Т. Введены ключи 2 и 3, эл-т 4 запрета, RS-T 11 и 16, блок 12 вьаделения 1-го и последнего импульсов серии, эл-т ИЛИ 13, два Формирователя коротких импульсов (ФКИ) 14 фронта, два ФКИ 15 среза. Повышение быстродействия имеет место вследствие того, что все цифровые эл-ты устр-ва, в частности ДС 9, обнуляются последним импульсом (фронтом) сформированной последовательности тактовых импульсов, не дожидаясь переполнения ДС 9, а также потому, что исключается дополнительное время на запись сигнала сообщений в блок 17, т.к. это время выделяется между срезом 1-го и фронтом последнего импульсов тактовой серии. Сбойные ситуации исключаются за счет запрета подачи тактового импульса на Р 5 во время записи в него сигнала сообщения и за счет исключения записи в блок 17 в моменты времени, когда на него подаются сигналы Считьша I111I на ние и Сброс. При подаче 1 вход Стоп устр-ва, RS-T 11 переходит в состояние О, ключ 2 закрывается, прекращая прохождение тактовых импульсов с генератора 8. 3 ил. Aofxoff (Л со ) ю О5 кэ ел Фм./

триггер 1, первый 2 и второй 3 ключи, 20 ет сигнал I на первый RS-триггер 1,

элемент ЗАПРЕТ 4, регистр 5 сдвига, cyi-fMBTOp 6 по модулю два, инвертор 7, генератор 8 тактовых импульсов, двоичнъш счетчик 9, блок 10 сравнения кодов, второй RS-триггер 11, блок 12 выделения первого и последнего импульсов серии, элемент ИЛИ 13, первьш 14-1 и второй 14-2 формирователи коротких 1-1мпульсов фронта, первьп 15-1 и второй 15-2 формирователи коротких тгмпульсов среза, третий НЯ-триггер 16, блок 17 ввода игифра, шифратор 18, элемент ИЛИ-НЕ 19, блок 20 инверторов, инверторы

20-1, 20-2,..., 20-к, блок 21 тригге-35 сов с генератора 8, прошедших через ров, триггеры 21-1, 21-2,...,21-к. открытый первый ключ 2. С выхода вто- При этом блок 17 ввода шифра содержит в каждом канале RS-триггер 22, nepBbrti элемент ИЛИ 23, первый элемент

рого ключа 3 сформированная последовательность (серия) тактовых импульсов поступает на входы элементы

И 24, второй элемент ИЛИ 25, второй 40 ЗАПРЕТ 4 и блока 12 для вьщеления

элемент И 26, третий элемент И 27,

четвертый элемент И 28, повторитель

29 напряжения. Инвертор 7 содержит

элемент ЗАПРЕТ 30, элемент ИЛИ 31,

ключ 32, инвертор 33.

Устройство для передачи информации псевдослучайными сигналами работает следующим образом.

В зависимости от нужной длины отпервого и последнего импульсов в с рии. Выделенный первый импульс сер передним фронтом через первый форм рователь коротких импульсов фронта 45 14-1 запускает в режим Считывание блок 17 и одновременно на время, н обходимое для считьшания информаци и ввода ее в параллельном коде чер шифратор 18 в регистр 5, переводит

первого и последнего импульсов в серии. Выделенный первый импульс серии передним фронтом через первый формирователь коротких импульсов фронта 45 14-1 запускает в режим Считывание блок 17 и одновременно на время, необходимое для считьшания информации и ввода ее в параллельном коде через шифратор 18 в регистр 5, переводит

резка псевдослучайной последователь- Qэлемент ЯАПРЕТ 4 в запертое состояности (ПСП) в блоке 21 триггеров„ е, чем предотвращается прохождение

установка длины отсечки ПСП записыва-тактового импульса на тактовый Ссдвиет в двоичном коде число элементар-гающий) вход регистра 5 и исключаетных сигналов (разрядов). Информацияся возможность сбойной ситуации. Посиз Плокп 21 поступает параллельным 55ле окончания записи информации закoдo f н Плок 20, где она инвертирует-прет снимается и регистр 5 переходонт в

ся, и далее подается на входы блока 1П, Прред началам работы цифровые члементы устройства обнуляются по5

0

который переходит из состояния О в состояние 1. До тех пор, пока первый RS-триггер 1 Находится в состоянии о, т.е. до прихода сигнала 1 на его вход, с инверсного выхода первого RS-триггера 1 сигнал 1 поступает на управляющий вход второго ключа 3, разрешая прохождение через него тактовых импульсов. При поступлении на S-вход первого RS- триггера 1 сигнала 1 с выхода блока 10 он вьщает по инверсному выходу сигнал О, запрещающий прохождение через второй ключ 3 тактовых импульсов с генератора 8, прошедших через открытый первый ключ 2. С выхода вто-

рого ключа 3 сформированная последовательность (серия) тактовых импульсов с генератора 8, прошедших че открытый первый ключ 2. С выхода

сов поступает на входы элементы

первого и последнего импульсов в серии. Выделенный первый импульс серии передним фронтом через первый формирователь коротких импульсов фронта 14-1 запускает в режим Считывание блок 17 и одновременно на время, необходимое для считьшания информации и ввода ее в параллельном коде через шифратор 18 в регистр 5, переводит

элемент ЯАПРЕТ 4 в запертое состоярежим сдвига записанного содержимого. Вьщеленный на втором входе блока 12 последний т.тульс через элемент

3

или 13, на второй вход которого I перед началом работы) подается сигнал 1 с входа Установка нуля устройства, поступает на R-вход двоичного счетчика 9 и обнуляет его, на R-вход первого RS-триггера 1 и переводит его в положение О, подготавливая к очередному рабочему циклу, и на R- вход регистра 5, прекрап1ая его работу по формированию, совместно с сумматором 6, включенным в цепь обратной связи, псевдослучайной последовательности. На S и R-входы третьего RS-триггера 16 поступают короткие положительные импульсы соответственно с первого формирователя 15-1 коротких импульсов среза и второго формирователя 14-2 коротких импульсов фронта, поэтому на прямом вы ходе третьего RR-триггера 16 образуется положительный импульс напряжения, длительность которого равна времени между срезом первого и Лронтом последнего импульсов последовательности. Этим импульсом блок 17 переводится (по синхронизирующему входу) в режим приема информации очередного сообщения, т.е. для приема информаци дополнительного времени не требуется В блоке 17 повторители 29 напряжения обеспечивают развязку между цепью, по которой на R-входы триггеров 22 поступает сигнал Сброс, и входами ввода информации на R-входы этих триггеров.

Исходя из необходимости передачи того или иного сообщения в блоке 17 на один из триггеров 22 подается сигнал. Если сигнал подан в промежуток времени, когда блок 17 открыт, по синхронизирующему входу, соответствующий триггер 22 принимает и запоминает полученную информацию. Каждый триггер 22 обеспечивает задание двух сообщений: соответственно при подаче сигнала на S-вход (установки в 1) и на R-вход (установки в О). Если сигнал поступает на S-вход, то блок 17 по сигналу Считьтание вьздает сигнал 1 на один из входов шифратора 18, с выхода которого в регистр 5 в параллельном коде поступают первые разряды отрезка ПСП.

Таким образом, шифратор 18 задаёт начальные условия для работы регистра 5. Одновременно блок 17 выдает сигнал 1 на один из входов элемента ИЛИ-НЕ 19, который подает сигнал

пход инвертора 7 и вк.гаочает

5

i:

0

Если сигнал поступает на R-вход, то блок 17 по сигналу Считьгоание, выдает па один из входов шифратора

18сигнал 1, а на один из входов элемента И.Ш1-ИЕ 14 - сигнал П. С выхода элемента ИЛТ-1-НК 1Ч на управ- ляюгций вход инвертора 7 поступает сигнал , вьгключающий инвертор 7, Регистр 5 осутчествляет сдвиг записанной в нем последовательности в моменты времени, определяемые поступлением на его первый вход тактовых импульсов с выхода второго ключа 3 через открытый элемент ЗАПРЕТ 4. В сумматоре 6 происходит сложение по модулю два соответствующих разрядов, например третьего и пятого разрядов регистра 5. С выхода сумматора 6 информация записьтается в первьй разряд регистра 5. С выхода регистра 5 элементарные сигналы поступают на информационный вход инвертора 7 .

Если на управляющий вход инвертора 7 подан с выхода элемента ИЛИ-НЕ

19сигнал 1, то последовательность формируется без инверсии. Если же на его вход подан сигнал О, то происходит инверсия элементарных сигналов ПСП. С выхода инвертора 7 в линию связи или на вход радиопередающего устройства поступает соответственно прямая или инверсная последовательность .

Инвертор 7 работает следующим образом.

Если на информационны вход по- 0 ступает сформированная ПСП, а на управляющий вход - сигнал 1, элемент ЗАПРЕТ 30 заперт и инвертированная инвертором 33 ПСП на первьй вход элемента ИЛИ 31 и на выход инвертора 7 не поступает. Ключ 32 при этом открыт и неинвертируемая ПСП через элемент ИЛИ 31 поступает на выход инвертора 7.

Если же на управляющий вход подан сигнал О, ключ 32 заперт и неинвертированная ПСП не поступает на выход, а элемент ЗАПРЕТ 30 открыт и инвертируемая инвертором 33 ПСП через элемент ИЛИ 31 проходит на выход инвертора 7.

При этом повышение быстродействия имеет место вследствие того, что все цифровые элементы устройства, в частности двоичный счетчик 9, обнуля5

5

0

5

готся последним импульсом (фронтом) сформированной последовательности тактовых импулвсов, не дожидаясь переполнения двоичного счетчика 9, а также потому, что исключается дополнительное время на запись сигнала сообщения в блок 17, так как это время выделяется между срезом первого и фронтом последнего импульсов так- товой серии, т.е. практически в течение всего времени формирования ПСП и вьщачи ее в линию связи. Сбойные ситуации исключаются за счет запрета подачи тактового импульса на вход регистра 5 во время записи в него сигнала сообщения и за счет исключения записи сигнала сообщения в блок 17 в моменты времени, когда на него подаются сигналы Считывание и Сброс.

При подаче сигнала 1 на вход Стоп устройства второй RS-триггер 11 переходит в состояние О, первый ключ 2 закрьшается, прекращая прохож дение тактовых импульсов с выхода генератора 8.

Форм у л а изобретения

30

35

45

50

Р-входы которого ят ляются входами Пуск и Стоп устройства соответственно, первый ключ, информационный вход и выход которого подключены к выходу генератора тактовых импульсов и счетному входу двоичного счетчика соответственно, второй ключ, управляющий вход которого подключен к инверсному выходу первого RS-тригге- ра, и элемент ЗАПРЕТ, выход которого соединен с тактовым входом регистра сдвига, инверсный вход элемента ЗАПРЕТ соединен с входом Считьшание блока ввода шифра, элемент ИЛИ, первый вход которого является входом Установка нуля устройства, а выход подключен к объединенным R-входам регистра сдвига, первого RS-триггера и двоичного счетчика, последовательно соединенные блок выделения первого и последнего импульсов серии, вход которого подключен к выходу второго ключа, а с выхода указанного блока последний импульс серии поступает на второй вход элемента ИЛИ, и первый формирователь коротких импульсов фронта, выход которого подключен к инверсному входу элемента ЗАПРЕТ, первый формирователь коротких импульсов среза, вход которого объединен с входом первого формирователя коротких импульсов фронта, второй формирователь коротких импульсов фронта и второй формирователь коротких импульсов среза, входы которых объединены и подключены к выходу элемента ИЛИ, третий RS-триггер, S- и R-входы которого соединены соответственно с выходами первого формирователя ко ротких импульсов среза и второго формирователя коротких импульсов фронта, при этом прямой выход третьего RS-триггера подключен к входу синхронизации блока ввода шифра, вход Сброс которого соединен с выходом второго формирователя коротких импульсов среза, при этом выход старшего разряда регистра сдвига соединен с информационным входом инвертора.

входом первого элемента ИЛИ, второй вход которого подключен к инверсно

5

5

0

0

5

Q

5

0

Р-входы которого ят ляются входами Пуск и Стоп устройства соответственно, первый ключ, информационный вход и выход которого подключены к выходу генератора тактовых импульсов и счетному входу двоичного счетчика соответственно, второй ключ, управляющий вход которого подключен к инверсному выходу первого RS-тригге- ра, и элемент ЗАПРЕТ, выход которого соединен с тактовым входом регистра сдвига, инверсный вход элемента ЗАПРЕТ соединен с входом Считьшание блока ввода шифра, элемент ИЛИ, первый вход которого является входом Установка нуля устройства, а выход подключен к объединенным R-входам регистра сдвига, первого RS-триггера и двоичного счетчика, последовательно соединенные блок выделения первого и последнего импульсов серии, вход которого подключен к выходу второго ключа, а с выхода указанного блока последний импульс серии поступает на второй вход элемента ИЛИ, и первый формирователь коротких импульсов фронта, выход которого подключен к инверсному входу элемента ЗАПРЕТ, первый формирователь коротких импульсов среза, вход которого объединен с входом первого формирователя коротких импульсов фронта, второй формирователь коротких импульсов фронта и второй формирователь коротких импульсов среза, входы которых объединены и подключены к выходу элемента ИЛИ, третий RS-триггер, S- и R-входы которого соединены соответственно с выходами первого формирователя ко ротких импульсов среза и второго формирователя коротких импульсов фронта, при этом прямой выход третьего RS-триггера подключен к входу синхронизации блока ввода шифра, вход Сброс которого соединен с выходом второго формирователя коротких импульсов среза, при этом выход старшего разряда регистра сдвига соединен с информационным входом инвертора.

торитель напряжения, RS-триггер, пря мой выход которого соединен с первым

входом первого элемента ИЛИ, второй вход которого подключен к инверсному выходу Я8-триггера и к первому входу первого элемента И, второй вход которого соединен с первым входом второго элемента ИЛИ и с S-входом RS-триггера, R-вход которого соединен с вторым входом второго элемента ИЛИ, вьсход которого подключен к первому входу второго элемента И, второй вход которого подключен к выходу первого элемента ИЛИ, третий и четвертый элементы И, выход первого элемента И подключен к первому входу третьего элемента И, а выход второго

элемента И подключен к первому входу четвертого элемента И, при этом тактовые входы RS-триггеров всех каналов объединены и являются входом синхронизации ввода шифра, входом Счит1,шание которого являются объединенные вторые входы третьих и четвертых элементов И всех каналов, выходы которых являются соответственно вторыми и первыми выходами блока ввода шифра, входом Сброс которого являются объединенные входы повторителей напряжения всех каналов.

УР-/Г7

Фиг.2

flxo

0 Упр. Вход

01/90

32

3/

ВыиоЭ

t