Детектор фибрилляции сердца Советский патент 1988 года по МПК A61B5/04 

4:

О 4

О

сл

с:

Изобретение касается медицинской электроники и может быть использовано для диагностики в медицине и филологии. Детектор фибрилляции сердца содержит датчик 1, усилитель 2, ограничители 3 и 4 сигнала свер.ху и снизу, интеграторы 5 и 6, соединенные с блоком 7 сравнения, а также коммутатор 9, подключенный к индикатору 10. Для повышения достоверности определения фибрилляции желудочков сердца путем выделения модуля сигнала и обеспечения непрерывного анализа электрокар- диосигнала в него введен блок 8 выделения модуля, а интеграторы выполнены на операционных усилителях с включенной на их входе диодной ключевой схемой. 3 ил. S

фивЛ

Изобретение относится к медицинской электроиике и может быть использовано в диагностических целях в медицине и филологии.

Цель изобретения - повышение достоверности определения фибрилляции желудочков сердца путем выделения модуля сигнала и обеспечения непрерывного анализа электрокардиосигнала.

На фиг. I представлена структурная схема детектора фибрилляции же.:1удочкоз сердца; на фиг. 2 - электрическая схема интеграторов; на фиг. 3 - временные диаграммы.

Устройство содержит датчик 1 кардиосиг- нала, усилитель 2, ограничитель 3 сигнала снизу, ограничитель 4 сигнала сверху, интеграторы 5 и 6, блок 7 сравнения, блок 8 выделения модуля, коммутатор 9 и индикатор 10.

Каждый из интеграторов -5 и 6 содержит (фиг. 2) резисторы 11 --13, диод 14, операционный усилитель 15 и кондтенса- тор 16.

Интеграторы 5 и 6 осуществляют интегрирование с двумя постоянными вре.ме- ни. Для этой цели параллельно резистору 11 подключена цепочка, состоящая из диода 14 и резистора 13. Если сигнал на выходе ограничителя 3 положительный, тогда ток протекает параллельно через резисторы II и 13, в это.м случае суммарное сопротивление меньше сопротивления резистора 11. Если сигнал на выходе блока 3 отрицательный, диод 14 закрыт, ток протекает только через резистор П. С помощью диода 14 осуществляется неодинаковая реакция интеграторов 5 и 6 на положительный и отри.ательный сигналы. Сопротивление резистора 12 гораздо больше сопротивления резисторов 11 и 13 и достигает десятков мегаом, и используется только для коррекции работы интегратора.

Устройство работает следующим образом.

Электрокардиосигнал с выхода датчика 1 (фиг. 1) кардиосигнала через усилитель 2 поступает на вход ограничителя 3 сигнала снизу и на вход ограничителя 4 сигнала сверху, на выходах которых формируются последовательности прямоугольных и.м- пульсов, где высокий уровень обозначает, что на входы ограничителей 3 и 4 поступает электрокардиоеигнал, уровень которого превышает пороги ограничителей, а низкий уровень обозначает, что на входы ограничителей поступает сигнал, уровень которого ниже порогов ограничителей. Пороги Ограничителей одинаковые по абсолютной величине, но противоположной полярности. Последовательности импульсов подаются на йходы интеграторов 5 и 6 соответственно (фиг. 1 и 2), на выходах которых формируется напряжение, экспоненциально зависящее от средней длительности импульсов, поступающих на входы интеграторов. Выходы интеграторов подключены к блоку 7 сравнения, выполняющему функцию вычитания. Сигнал разницы с выхода блока 7 сравнения подается на вход блока 8 выделе- 5 НИН модуля, на выходе которого формируется модуль сигнала, поступившего на вход. Получение модуля сигнала позволяет подключать датчик 1, не соблюдая полярности электродов, повысить диагностическую точность устройства. С выхода блока 8

сигнал подается на коммутатор 9, уровень срабатывания которого задан постоянным. Коммутатор 9 включает индикатор 10 в том случае, если уровень сигнала .меньше установленного порогового значения срабаты вания коммутатора 9 и сигнализирует наступление фибрилляции желудочков сердца. Детектор фибрилляции желудочков сердца позволяет повысить диагностическую точность и надежность авто.матического распоз- навапия фибрилляции желудочков сердца

0 на фоне других сердечных аритмий. При переднем инфаркте миокарда, при субтотальной АВ-блокаде, при полной АВ-бло- каде на фоне фибрилляции предсердий (синдром Фредерика), при полной узловой

- АВ-блокаде в сочетании с блокадой правой ножки у больного с острым отравлением цистофосом, при инфаркте миокарда электрокардиоеигнал больше времени бывает отрицательным, чем положительным. В этом случае на выходе ограничителя 4 сверху

g выделенного сигнала формируется последовательность импульсов, где сумма длительности отдельных импульсов больше сум.мы длительности отдельных импульсов на выходе ограничителя 3 снизу выделенного сигнала, пото.му установившийся уровень напря; жения на выходе интегратора 6 больше установивщегося уровня напряжения на выходе интегратора 5. На выходе блока 7 сравнения получается сигнал разницы, в этом случае отрицательный (что не предусмотрено в схеме известного устройства),

0 но иа выходе блока 8 выделения модуля сигнала он становится положительным. Поскольку уровень напряжения остается выше порога срабатывания коммутатора 9, детектор не будет сигнализировать фибрилс ляции желудочков сердца.

Для обеспечения непрерывного анализа электрокардиосигнала используются интеграторы, осуществляющие интегрирование с двумя постоянными вре.мени. Особенность процесса интегрирования заключается в том,

0 что на выходе интеграторов формируется напряжение, экспоненциально зависящее от средней длительности импульсов, поступающих на входы интеграторов. Это позволяет интеграторам работать без насыщения, т. е. не надо постоянно (в известном

5 через каждые 5 с) сбрасывать накопленную информацию в исходное положение. Этим обеспечивается постоянная проверка электрокардиосигнала.

Формула изобретения Детектор фибрилляции сердца, содержащий датчик кардиосигнала, через усилитель соединенный с входом ограничителя сигнала сверху и ограничителя сигнала снизу, соединенных последовательно с первым и вторым интеграторами соответственно, выходы которых подключены к входам блока сравнения, а также коммутатор, соединенный с индикатором, отличающийся тем, что, с целью повышения достоверности определения фибрилляции желудочков

if/i.J

сердца, введен блок выделения модуля, включенный между блоком сравнения и коммутатором, а интеграторы выполнены на операционных усилителях, выход которых через параллельно соединенные первый резистор и конденсатор подключен к инверсному входу операционного усилителя и включенным параллельно второму и третьему резисторам, причем третий резистор вторым выводом соединен через диод с вторым выводом второго резистора и с входом интегратора.

/2

Ни 8x0 о

л 7

Фиг. 2