Резервированное запоминающее устройство Советский патент 1988 года по МПК G11C29/00 

Hjoopi ii iini (И поется к вычис. И гел1)Ний технике и 1()/ке| быть испо.тьзонанс; в вы- числительиы и iip;jB.mK)iun.x еистемах, ра- 6()iaK)iiui. и pi ;i. маешгабе времени е 11()1 Ы111ен1П) I ребиваииями к иадежное- ти.

lU -ii.K) и:«)б)е I ения яи.1И1 гея ювыии иие надежнос ти е r|)(jiieT ва.

Па Л-р геже представлена сч ) к i рпая схема ii .u jMinpoHaHiioi o iaii(iMHiiaH)Hieiu yci- poiicTiia.

Устроит гио с 1де 1/киг ie|)Bi)iii 1, второй 2. T)eTiui ii и четве1) 4 б,токи памяти, ад- )есные вход,1 Г), вход обращения, комму- Ta i opi) 7 it, ia/Ko|r,rra) блок 1(1, ком- иараторв 11 григге)ы И И), вход 17 сброса, вход 18 ciiiixpoHiriaiuui, :1.тементЧ)1 И 19 L l. Hni(o(iMaiuU)iiHi,ie ыход1)1 22 уст - poiicTBa, диа1 нос I ;1чсскис- выходы 23 25 ycT-poiicriia.

N cT)()icTBo работает следующим обраiOM .

(. Д1гнал|,|, пос )ди1е па адресные входы Г) и вход t) об 1;-лие1П1я .(анускают H)(J- цесс 1И)|Порки ипформацни в блоках I Л иамят и.

Па выходах блоков 1 3 памяти нав.тпваст 1.-И одипаковая И11фо)маиия. Т а- кая же ninjio)iaium установится на BBIXO- дах коммуд а 1 о);)в 7 9 и па libixojie мажо- |)итарпото б,П)ка 11. а следова те.тьно, и на вторых вхчдах ком Г())ов II 13, па ходах K;iT4|ii.ix пояни.тся СИ па,т лотичес- кой . cool ве i-.л i; кииий совпадепт1К) ип- формапии на .1ах ком парат ора. Па вхо дс 7 сброса 1 ст iiycT ситпа.т лотическо- 10 «О, KoTopiiii i ;|о:и1ет ся на первые входы TfiniT CpoB. i:a входы которых по- дают ся ппналы пи11ческой «1 с выходов ком 11а)аторо) II 13, т)игге) иаходнтч я в единичном сос1о лпип, и )Должае гея про- iLcci, вы( и;.)ки инфогшании n:i блоков 1 3 памяти, коюрам постх чает па ()Д1.1 22.

.ах 1 оот ве 1 с I in KHUCi о компарат ора И, 12 или 13 ;к- совиатает и на его выходе поян.тяе 1Ч я си: пат .о ичсското .(). ссдп - вет с тв loiHiiii I jHr i. p 14 1) и.тн l(i к.почается в их сое м,япис Пу.тевой си|- на.т с ныхо..та ipnii epa 14, I Гт или И по- да1.лся на тп.лпй ихо.ч к.. мм- iaT o|ia 7, 8 пли 9 со(м 1UM г| вепиг). в рс .у.тьт-а ie 4ei o iijtonc- од1Т1 ne-)c-KTi i iCHHi/ капа.та передачи .чап п1иХ с Hi Mcnjia BHoi o б.тока 1. 2 или 3 п. 1мят|;. ча iu,ixo;i бюка 4 ч 1мят п. Па.л;- чи.е н.Т1Ч ,(. II ci iiia.ia па Пгч сюм вхо.те :.TtMefiTa И 19, 20 и.ти 21 запрещает выборку ип({к)рмапии нз неисправного блока 1, 2 или 3 намяттг Сигнал о Bi)i.xo;ie из строя одного из б„токов памяти снимается с соответствую- lueio вьгхода ycTpoiicTBa 23, 24 или 25.

После смены неиспранио|-о блока 1, 2 и.ти 3 намяти сигнал «Сброс с входа 17 переводит соответствующий три1 1ер 14, 15 или 1Г) i е.т.ипичное состояние. С.игнал с выхода три1ге)а 14, 15 или 16 поступает на первые входы ; лементов И 19, 20 или 21 п на третьи входы коммутаторов 7, 8 или 9 п |)оцесс В11|борки ипформапии снова осу- итествляется из б.токов 1 3 памяти.

15

Формула изобретения

0

5

Резе рви )ован HOI- итпоминакмдее уст- |«)пство, содсржаптс-с 1ч)вый, второй и третий блоки памяти, адреспые входы которых яв.мяются однои.менными входами устройства, мажоритарный блок, выход) которого соединены с входами нервой фунны первого, второго и третьего ко.мнараторов и являются информационными выходами устройства. нервы11 .TeMeHT И, отличающееся тем, что,

5 с целью повышения надежности устройства, в него введены четвертый блок памяти, иер- В111Й, втop(JЙ и третий коммутаторы, первый, второй и третий три1теры, второй и третий элементы П, причем Т1ыходы iiepiioi o, вто- ()() и третьего элементов П нодк.

соответетвенно к входам обращения нер- lioio, irroporo и третье1 о блоков гтмяти, выходь которых соединены cooi ветственно е ин(|)ормационными входами пе)вой группы nej)ioro, второго и третье1 () коммутаторов, ип()орманионные входы второй rpyiHii)i которых нодключены к В1,1ходам четвертого б,тока памяти, адреспые входы которого сое- дипепы с адреспыми входами ycrpoiicTBa. ВЫХОД, )ого, (лч) И третье о ко.м- мутаторов подключень соответственно к

0 iходам не)вой, вто)()й и третьей групп ма- жо нгтарпо о блока и к входам второй 1Ь соотвегственно нервог о, вюрого и третье- () ком iapa о)ов, в1)Гходы соеди- НМ11)1 с ин(()ормациоп 1ыми входами соответс ствую 1тих г)И1 1ер()в, выходы которых являются )остическими в)ходами уст- poiicTBa и соединень с . вхо- laMi со(ггветству н)цпх комму аторов Т1 с пе() входами соответствуюищх лемен- Т(1 П, вторые ВХ0.1Ы которых и вход обра0 :иен(я четверто Ч) блока 1амяти являются входом об1)ан1епия устройства, входЬ) син- и сброса три геров являются , входами устройс гва.

Изобретение относится к вычислительной технике и может быть использовано в вычислительны.х и унравляющи.ч системах. работающих в реальном масштабе време- }1и. Целью изобретения является повышение надежности устройства. VcTpoiicTBo содержит три мажоритарно зарезервированных основных блока памяти) донолните.мьиьп б. юк памяти, мажоритарный б.пок, три коммутатора, три компаратора, три элемента И, три триггера. Наличие в ycTpoiicTBe дополнительного блока памяти обеспечивает работоснособность устройства при последовательном возникновении О1нибок в одноименных ячейках двух или трех ()CHOBHI IX блоков намяти и диагностирование отказав- niero б,тока. 1 и, 1. (Л 25