Транзисторный ключ с защитой от перенапряжений Советский патент 1988 года по МПК H03K17/08 

(21)4165397/24-21

(22)23.12.86

(46) 30.06.88. Бюл. ff 24

(71)Харьковский политехнический институт им. В.И.Ленина

(72)Ю.П.Гончаров, Н.А.Тимченко, В.В.Ивахно, А.В.Кипенский и С.М.Ни- кулочкин

(53) 621.382 (088.8) (56) ЕПВ патент № 110461, кл. Н 03 К 17/10, 1985.

Chen D.Y., Walden I.P. Application of Transistor Emitter-Open Turn-off Scheme to Hign Voltage Power Inver- tes-IEEE Transactions on Industry Applications, 1982, v. lA-18, № 4, p. 411, fig. 1.

(54) ТРАНЗИСТОРНЫЙ КЛЮЧ С ЗА1 1ИТОЙ ОТ ПЕРЕНАПРЯЖЕНИЙ

(57) Изобретение относится к преобразовательной технике и может быть использовано в полупроводниковых устройствах, питающихся от сети со значительным перенапряжением. Цель изобретения - повышение надежности устройства. Транзисторный ключ содержит силовые транзисторы I и 2, вентипьные элементы 3 и 4, блок 5 управления, активно-индуктивную нагрузку 10, за- шунтированную обратным диодом 11, и резистор 6. Введение ограничителя 7 напряжения и демпфирующей цепи, выполненной на конденсаторе 8 и резисторе 9, обеспечивает демпфирование и перераспределение напряжения на силовых транзисторах 1 и 2. 2 з.п. ф- . лы, 2 ип.

I

(Л

Од

ч

О)

ел

Изобретение относится к преобразовательной технике и может быть использовано в полупроводниковых устройствах, , питающихся от сети со зна- читальными перенапряжениями, например, от контактной сети электроподвижного состава.

Цель изобретения - повышение надежности путем демпАирования и пере- распределения напряжения на последовательно соединенных силовых транзисторах.

На Лиг.) изображена принципиальная схема транзисторного ключа с за- щитой от перенапряжений; на фиг.2 - временные диаграммы.

Устройство содержит первый 1 и второй 2 силовые транзистсгры, первый 3 и второй А вентильные злементы, блок 5 управления, первый резистор 6 ограничитель 7 напряжения, демпфирующую цепь, которая выполнена на парал- лель}1о соединенных конденсаторе 8 и втором резисторе 9, активно-индуктивную нагрузку 10, которая зашунтирова- на обратным диодом 11, первую 12 и вторую 13 шины питания.

Транзисторы 1 и 2 соединены последовательно. Коллектор транзистора 1 через нагрузку 10 соединен с первой шиной 12 питания. Эмиттер транзистора 2 соединен с второй шиной 13 питания . Первый и второй входы блока 5

управления соединены с шинами 12 и 13 35 шает рабочее напряжение ключа. Кроме питания, а первый и второй выходы блока 5 управления соединены с базами транзисторов 1 и 2. База-эмиттер- ньй переход транзистора 1 зашунтиро- ван резистором 6 ;i вентильным элемен-40 том 4. которые соединены параллельно. База транзистора 1 соединена с первым выводом вентильного элемента 3, второй вывод которого соединен с первым выводом демпфирующей цепи, 45 второй вывод которой соединен с эмиттером транзистора 2. Ограничитель 7 напряжения включен между коллектором и эмиттepo l транзистора 1 . Ограничитого, значительно уменьшается время выключения транзистора 1 По сравнению со схемами выключения при реверсе смещения база-эмиттерного перехода последнего. Возможно форсированное вык тючение транзистора 2, например, при реверсе напряжения его база- эмиттернрго перехода без опасности вторичного пробоя. Напряжение на транзисторе 2 во время его выключения мало из-за того, что он запирается форсированно и выключается первым, а до тех пор, пока он не выключится, не выключится и транзистор 1.

тель 7 напряжения может быть выполнен д После выключения транзистора 2 ток

в виде стабилитрона. Вентильные элементы 3 и 4 могут быть выполнены в виде последовательно соединенных стабилитрона и диода.

эмиттера транзистора 1 отсутствует, что снижает вероятность вторичного пробоя.

После выключения транзистора 2 в

Устройство работает следующим об- 55 MOMCFIT t (фиг.2е) ток нагрузки 10

протекает по цепи: шина 12 - нагрузка 10 - коллекторно-базовый переход транзистора 1 - вент11пьньп1 элемент 3 - демпфирующая цепь - общая шина.

разом.

В момент времени tj, транзисторы I и 2 выключены, причем на базе транзистора 1 сигнал отсутствует, а на

базе транзистора 2 действует отрицательное смещение (фиг.2д), конденсатор 8 разряжается через резистор 9, ток нагрузки 10 протекает через диод 1 1 .

В момент времени t, от блока управления на базы транзисторов 1 и 2 поступают сигналы, транзисторы 1 и 2 включаются, и через нагрузку протекает ток по цепи: шина 12 - нагрузка 10 - транзистор 1 - транзистор 2 - общая шина. Постоянная времени RC-це- пи конденсатора 8, резистор 9 выбирается так, чтобы к моменту времени t конденсатор 8 был полностью разряжен. Величина порогового напряжения элемента 3 несколько выше суммарного напряжения перехода база-эмиттер резистора 1 и коллектор-эмиттер транзистора 2, поэтому ток через элемент 3 не протекает.

В момент t с базы транзистора 1 снимается управляющий сигнал, а к базе транзистора 2 прикладывается отрицательное смещение, в результате чего транзистор 2 выключается, причем быстрее, чем транзистор 1, так как к базе последнего отрицательное смещение не прикладывается.

В предлагаемом устройстве принципиально отсутствует возможность

вторичного пробоя транзистора 1,что значительно (примерно в 2 раза) нонышает рабочее напряжение ключа. Кроме

того, значительно уменьшается время выключения транзистора 1 По сравнению со схемами выключения при реверсе смещения база-эмиттерного перехода последнего. Возможно форсированное вык тючение транзистора 2, например, при реверсе напряжения его база- эмиттернрго перехода без опасности вторичного пробоя. Напряжение на транзисторе 2 во время его выключения мало из-за того, что он запирается форсированно и выключается первым, а до тех пор, пока он не выключится, не выключится и транзистор 1.

После выключения транзистора 2 ток

эмиттера транзистора 1 отсутствует, что снижает вероятность вторичного пробоя.

После выключения транзистора 2 в

MOMCFIT t (фиг.2е) ток нагрузки 10

протекает по цепи: шина 12 - нагрузка 10 - коллекторно-базовый переход транзистора 1 - вент11пьньп1 элемент 3 - демпфирующая цепь - общая шина.

3

заряжая конденсатор 8, причем нагрузки выносятся неосновные ли из базы транзистора 1.

В момент t конденсатор 8 заряжен, начинается его разряд через резистор 9, к моменту t начала следующего периода конденсатор 8 полностью разряжен,

В момент tj сигналом с блока 5 управления включаются транзисторы 1 и 2 и процессы повторяются.

Если в момент t, на шинах питания

появляется импульс перенапряжения (фиг.2а), блок 5 управления снимает отпираклций импульс с базы транзистора 1 и подает запирающий сигнал на базу транзистора 2.

Транзистор I выключается, размыкая цепь заряда конденсатора 8, напряжение на основных выводах транзистора 1 растет, но в момент tg начинает проводить ток стабилитрона 7, ограничивая на пряжение Uioi конденсатор 8 продолжает заряжаться то ком, протекающим в контуре: шина 12 нагрузка 10 - стабилитрон 7 - резистор 6 - вентильный элемент 3 - конденсатор 8 - шина 13. Напряжение между выводами эмиттер-база транзистора 1 огра|гичивает вентильный элемент 4, предотвращая пробой р-п перехода. При этом разнос- ное напряжение Г, - - (Т -; + Ь ц,) приложено к нагрузке 10 и, когда сумма напряжений UT + + LV, достигает значения напряжения - лит - зряд конденсатора 8 прекращается, включается диод 11, и напряжение на нагрузке 10 близко к нулю, а ток нагрузки циркулирует в контуре холостого хода.

До момента t нап-ряжение питания не изменяется, я далее начина|т уменьгиаться, что приводит к прекра

щению в момент t протекания тока че- 45 мента, первый резистор включен между

рез стабилитрон 7. Конденсатор 8 начинает разряжаться в контуре конденсатор 8 - резистор 9 - конденсатор 8, а в льбом из токовых контуров, содержащих вентильные элементы 3 и 4, этот разряд исключен.

Таким образом, конденсатор 8 замедляет скорость нарастания напряжения на основных выводах транзистора 2 и совместно с элементами 3 и 4 стабилитрона 7 резистором 6 ограничивает напряжение на осмов}1ых выводах транзистора 1, повышая тем самым надежность составного ключа.

базой и эмиттером первого силового транзистора, о тлич ающийся тем, что, с целью повышения надежности, введены ограничитель напряжения

50 и демпфирующая цепь, которая выполнена на параллельно соединенных конденсаторе и втором резисторе, ограничитель напряжения включен между коллектором и эмиттером первого силового

55 транзистора, второй вывод первого вентильного элемента соединен с первым выводом демпфирующей цепи, второй вывод которой соединен с эмиттером второго силового транзистора.

Напряжение питания спадает, и и момент to блок 3 управления снимает

запрет на включение транзисторов 1 и 2, при этом последние включаются, а в момент tj выключаются, и процессы в устройстве повторяются.

Таким образом, предлагаемый тран- зисторньй ключ обладает улучшенным использованием второго транзистора по классу напряжения, уровень допустимого перенапряжения н% составном ключе повьпиен за счет того, что вто- рой транзистор принимает на себя часть перенапряжений. Помехоустойчивость ключа увеличена тем, что в период воздействия на устройство перенапряжений первый транзистор закрыт запирающим сме1чением на его база-эмиттерном переходе.

5 О 0

5

Формула изобретения

и демпфирующая цепь, которая выполнена на параллельно соединенных конденсаторе и втором резисторе, ограничитель напряжения включен между коллектором и эмиттером первого силового

транзистора, второй вывод первого вентильного элемента соединен с первым выводом демпфирующей цепи, второй вывод которой соединен с эмиттером второго силового транзистора.

диода.