Стабилизированный преобразователь напряжения Советский патент 1988 года по МПК H02M3/337 

Изобретение относится к электротехнике и может быть использовано для построения вторичных источников электропитания.

Целью изобретения является повышение достоверности контроля и функциональной надежности путем повышения быстродействия защиты за счет контроля состояния рабочего импульса в течение рабочего полупериода.

На фиг.1 приведена принципиальная Схема стабилизированного преобразоваг

теля напряжения с защитой; на фиг.2 эпюры напряжений, индексы которых соответствуют элементам схемы, поясняющим работу устройства.

Стабилизированный преобразователь напряжения содержит узел 1 управлени с широтно-импульсным модулятором (ШИМ), состоящий из генератора 2, счетного триггера 3, ШИМа 4 с узлом обратной связи, RS-триггера 5, логический элемент совпгщения 6 И-НЕ, силовой транзистор 7, блок 8 защиты, включающий узел 9 временной задержки состоящий из элемента ИЛИ-НЕ 10, логического элемента И-НЕ 11, RCD- цепи 12, узел 13 повторного включения с плавным запуском, состоящий из аналогового ключа и конденсатора, формирователь 14 положительных одно- полярных импульсов выходного напряжения, дополнительную обмотку 15 трансформатора, интегратор 16, формирователь 17 импульсов перенапряжения, формирователь 18 перегрузки по току.

Узел 1 управления содержит генератор 2, выходом подключенный к входу счетного триггера 3, первый выход которого подключен к первому входу ШИМа 4 и одному из входов RS-триггера 5, другой вход которого подключен к выходу ШИМа 4. Второй выход счетного триггера 3 подключен к первому входу элемента 6, второй вход которого подключен к выходу RS-триггера 5, выход элемента 6 подключен к управляющему входу силового транзистора 7. Третий вход элемента 6 подключен к первому выходу узла 9, образованного общей точкой соединения выхбда элемента 10 и первого входа элемента 11 Первый вход элемента 10, образующий первый вход узла 9, подключен к вы- ходу формирователя 18 перегрузки. Второй вход элемента 10 через RCD- цепь 12 соединен с общей точкой схе

5

0 5 Q

5

5

0

5

0

мы, а через конденсатор - с выходом элемента 11, образующего второй выход узла 9, который соединен с входом узла 13. Выход узла 13 подключен к входу обнуления., образующего второй вход ШИМа 4 узла 1. Формирователь 14 входом подключен к обмотке 15 транзисторного преобразователя 7, а выходом - к входу интегратора 16, выход которого через формирователь 17 подключен к второму входу элемента 11, образующего второй вход узла 9.

При подаче питающего напряжения на выходе формирователя 18 перегрузки присутствует уровень сигнала, равный О, а на выходе формирователя 17 - 1. На входах элемента 10 присутствует низкий логический уровень О, следовательно, на его выходе установлена 1. На входах элемента 11 присутствует высокий логический уровень 1, следовательно, на его выходе установлен О, присутствующий на входе узла 13, давая разрешение на работу ШИМа 4 узла 1. Генератор 2 и счетный триггер 3 узла 1 вырабатывают парафазные импульсы, задающие частоту работы преобразователя. Импульс второго выхода счетного триггера 3 синхронизирует работу рабочего хода, давая разрешение на открывание транзистора 7 наличием на первом входе элемента 6 1. Импульс с первого выхода счетного триггера 3 узла 1 обеспечивает формирование пилообразного напряжения ШИМ 4 узла 1, а также управляет работой RS-триггера 5. Импульсы с выхода ШИМ 4 узла 1 при помощи RS-триггера 5 управляют работой элемента 6, обеспечивая стабилизацию выходного напряжения в зависимости от сигнала обратной связи, за счет соответствующего изменения ширины его выходных импульсов, изменяя состояние 1 на втором входе элемента 6 на О, поддерживая площадь выходного напряжения постоянной (фиг.2,

UH . V)Итак, при включении транзистора 7 на трех входах элемента 6 присутствует высокий логический уровень, тем самым давая разрешение на появление напряжения на дополнительной обмотке 15 трансформатора преобразователя. Но так как на выходе узла 13 присутствует 1, начинает заряжаться его конденсатор, плавно повышая на входе

обнуления ШИМа 4 узла 1 напряжение на время tpц (фиг.2, U), тем самым меняя за этот промежуток времени длительность каждого рабочего полупериода, обеспечивая плавное появление напряжения на его выходе.

При возникновении перегрузки на выходе формирователя 18 перегрузки по току преобразователя появляется высокий логический уровень, что приводит к формированию на выходе элемента 10 О. На выходе элемента 6 устанавливается 1 и транзистор 7 форсированно запирается. При появлении на выходе элемента 10 О, а также на первом входе элемента 11 на его выходе появляется 1., Начинаетс заряд конденсатора RCD-цепи 12. На время его заряда на втором входе эле мента 10 удерживается 1, а на его выходе - О, тем самым эапреп;ая работу транзистора 7 преобразователя. На выходе элемента 11 и на входе узла 13 установлена на это время 1, тем самым обнуляя ШИМ А. После того, |как зарядится конденсатор RCD-цепи 12, на входе узла 13 формируется О а на третьем входе элемента 6 - 1.

0

5

5

элемента 10 устанавливается 1. На выходе элемента 10 одновременно устанавливается О, который на третьем входе элемента 6 формирует запрет на работу преобразователя 7. На выходе элемента 11 и на входе узла 13 устанавливается на это же время 1, тем самым обнуляя ШИМ 4 и подготавливая его к следующему запуску. После того, как зарядится конденсатор цепи 12, на входе узла 13 формируется О, а на , третьем входе элемента 6 - 1. Транзистор 7 преобразователя начинает плавно запускаться, и на нагрузке пpoявляeтc l напряжение, которое не превьяпает допустимый уровень. Такие включения осуществляются до тех пор, пока на выходе напряжение не будет превьпиать допустимое значение.

Таким образом, изобретение осуп е- ствляет защиту от перегрузки транзисторного преобразователя в текущий момент рабочего полупериода, а также осуществляет контроль уровня выходного напряжения путем измерения площади импульса выходного напряжения в каждый полупериод. Это обеспечивает точный и оперативный контроль

Изобретение используется в области электротехники для построения источников вторичного электропитания, Оно позволяет с помощью узла временной задержки 9, первым входом соединенного с выходом формирователя 18 импульса перегрузки преобразователя, осуществлять защиту от перегрузки транзистора (Т) 7 в текущий момент рабочего полупериода путем формирования на первом выходе узла временной задержки сигнала отключения Т 7 и его плавное повторное включение с помощью узла повторного включения 13 с плавным запуском, выходом подключенного к входу обнуления узла управления 1 , Управление узла повторного включения 13 осуществляется сигналом, сформированным на втором выходе узла 9. Интегратор 16 позволяет осуществлять контроль уровня выходного напряжения путем измерения площади импульса выходного напряжения в каждый полупериод, снимаемого с выхода формирователя 14 положительных-однопо- лярных импульсов выходного напряжения, и в случае перенапряжения отключать Т 7 сигналом с выхода формирователя 17 импульса перенапряжения, подключенного к второму входу узла временной задержки, и далее осуществлять плавное повторное включение Т 7. 2 ил. (Л 4 1С 4; а ери ft

35

нескольких в случае параллельного включения, так как при аварии откл чается только аварийный преобразов тель.

Формула изобретени

40

Транзисторный преобразователь 7 начи- 30 одного преобразователя, так и нает плавно опускаться. Такие включения осуп;ествляются до тех пор, пока на выходе формирователя 18 перегрузки транзисторного преобразователя не установится при включении низкий логический уровень.

При возникновении перенапряжения происходит увеличение площади импульса выходного напряжения (фиг.2, U,4 Uj по сравнению с площадью, обеспечивающей стабильное выходное напряжение (фиг. 2, и,,-и,,,и,,„).

Импульс перенапряжения с выхода формирователя 14 подается на вход интегратора 16, где интегрируется, форм ируя на выходе интегратора 16 напряжения (фиг. 2, U,-Uj,) . Напряжение с выхода интегратора 16 подается на вход формирователя 17, где, сравниваясь с опорным напряжением у„ (фиг.2, Uj), формирует сигнал перенапряжения в виде О. Сигнал перенапряжения подается на второй вход элемента 11 узла 9. При этом через конденсатор цепи 12 на втором входе элемента 10 устанавливается 1. Начинается заряд указанного конденсатора через цепь 12. На время его зарядя на втором входе

СтаГилизированный преобразовате напряжения, содержащий силовой тра зистор, последовательно соединенны с обмоткой выходного трансформатор и подключенный к входным выводам, узел управления, выходом соединенн с первым входом широтно-импульсног .g модулятора, выходы которого подклю ны к первому и второму входам логи ческого элемента совпадения, выход подключенного к управляющему входу силового транзистора, блок защиты, включающий формирователь импульса регрузки силовой цепи транзистора, формирователь перенапряжения с инт ратором, узел повторного включения узел задержки, выходом блок защиты подключен к входу узла управления, отличающийся тем, что, с целью повьщ1ения достоверности ко роля и функциональной надежности п тем повьщ1ения быстродействия защит

50

55

35

нескольких в случае параллельного включения, так как при аварии отключается только аварийный преобразователь.

Формула изобретения

30 одного преобразователя, так и

0

СтаГилизированный преобразователь напряжения, содержащий силовой транзистор, последовательно соединенный с обмоткой выходного трансформатора и подключенный к входным выводам, узел управления, выходом соединенный с первым входом широтно-импульсного g модулятора, выходы которого подключены к первому и второму входам логического элемента совпадения, выходом подключенного к управляющему входу силового транзистора, блок защиты, включающий формирователь импульса перегрузки силовой цепи транзистора, формирователь перенапряжения с интегратором, узел повторного включения, узел задержки, выходом блок защиты подключен к входу узла управления, отличающийся тем, что, с целью повьщ1ения достоверности контроля и функциональной надежности путем повьщ1ения быстродействия защиты

0

5

за счет контроля состояния рабочего импульса в течение рабочего полупериода, в блок защиты введены дополнительная обмотка выходного трансформатора, выводами подключенная к входу формирователя положительных однопо- лярных импульсов выходного напряжения, выходом через интегратор подключенного к входу формирователя импуль- Q но-импульсного модулятора, логический

са перенапряжения, выход которого

Unf.

подключен к второму входу узла временной задержки, первый вход которого соединен с выходом формирования импульса перегрузки, первый выход узл а временной задержки соединен с третьим входом логического элемента, второй выход через узел плавного повторного включения - с входом обнуления широтэлемент выполнен с инверсным входом.

fS

2Q

Раг. 2