Сенсорный переключатель Советский патент 1988 года по МПК H03K17/945 

(21)4105751/24-21

(22)14.05.86

(46) 23.09.88.БЮЛ. № 35 (72) А.В.Трушин

(53)621.374 (088.8)

(56)Авторское свидетельство СССР

1010726, кл. Н 03 К 17/945, 1983.

Авторское свидетельство СССР 834918, кл. Н 03 К 17/945, 1981.

(54)СЕНСОРНЫЙ ПЕРЕКЛЮЧАТЕЛЬ

(57)Изобретение относится к импульсной технике и может быть использовано в пультах управления. Цель изобретения - повьшение достоверности функционирования устройства доЬти- гается за счет улучшения развязки

сенсорных площадок от выхода гене - ратора и считывания информации при касании по второму импульсу опроса. Переключатель содержит генератор I, счетчик 2, сенсорные ячейки 3, цифровой коммутатор 4, регистр 5 сдвига, элементы И 6,8 и- 9, регистр 7 памяти. Каждая сенсорная ячейка 3 состоит из сенсорной площадки 10, делителя I1 напряжения, дифференциального усилителя 12, транзисторов 13-17, резисторов 18-22. Делитель П напряжения вьтолнен на резисторах 23-и 24. Количество каналов в каждом конкретном случае определяется требованиями к соответствующей клавиатуре. I 3.п.ф-лы, I ил.

с

в

(/)

11425824

Изобретение относится к импульс - ной технике и может быть использовано в пультах управления.

Цель изобретения - повьшение достоверности функционирования устройства за счет улучшения развязки сенсорных площадок от выхода генератора и считывания информации при касании по второму импульсу опроса. 0

На чертеже приведена электрическая функциональная схема устройства.

Устройство содержит генератор 1, выход которого соединен с входом счетчика 2, сенсорные ячейки 3, циф- 5 ровой коммутатор 4, регистр 5 сдвига, первый элемент И 6, регистр 7 памяти, второй элемент И 8 и третий элемент И 9, а каждая сенсорная ячейка 3 состоит из сенсорной площадки 10, дели- 20 теля 11 напряжения, дифференциального усилителя 12, первого, второго. треть его, четвертого и пятого транзисторов 13 - 17 и первого, второго, третьего, четвертого и пятого ре- 25 зистороэ 18 - 22, причем выход первого разряда счетчика 2 соединен с вторым входом третьего элемента И 9, неинвертирующим входом второго элемента И 8 и входами сенсорных ячеек ЗО 3, выход второго разряда счетчика 2 соединен с третьим входом третьего элемента И 9, выход которого соединен с входом разрешения записи регистра 5 сдвига и первым входом первого элемента И 6, выходы сенсорных ячеек 3 соединены с соответствующими входами цифрового коммутатора 4, остальные старшие разряды счетчика 2 соединены с соответствующими разря- 40 дами цифрового, коммутатора 4 и регистра 7 памяти, в каждой сенсорной ячейке 3 сенсорная площадка 10 через пятый резистор 22 соединена с эмитте35

Последовательность импульсов г нератора 1 поступает на га-разрядны счетчик 2 и на входы второго и тр его элементов И 8 и 9 соответстве но, на которых формируются импуль последовательности: на втором эл менте И 8 - импульсы синхронизаци а на третьем элементе И 9 - импул установки. Сигнал первого разряд счетчика 2 поступает одновременно все сенсорные ячейки 3. Этот сигн представляет собой меандр с логич кими уровнями. Он поступает на ба первого транзистора 13 и через дел тель П на базу второго.транзистор 14. При отсутствии касания сенсорн площадки 10 на выходе дифференциал ного усилителя 12 напряжение всегд противофазно входному по следующим причинам. Входной сигнал крьшает первый и второй транзистор 13 и 14 соответственно. Базовый то второго транзистора 14, протекая по параллельно соединенным рези торам 23 и 24 делителя 11 нап жения на общую шину, создает на ни падение напряжения, повьш1ая относи тельно земли потенциал базы второг транзистора 14, а следовательно и неинвертирующего входа дифференциального усилителя 12. При это его выходной сигнал будет соо ветствовать Лог.. Входной сигна Лог.1, поступая на базу второго транзистора 14 через делитель 11 н ряжения, уменьшается по величине, становится меньше сигнала на базе первого транзистора 13, т.е. потен циал инвертирующего входа дифферен циального усилителя 12 вьщ1е потенциала его неинвертирующего входа. Следовательно, выходной сигнал диф ференциального усилителя 12 изменя

ром третьего транзистора 15, коллек- j Д° уровня Лог.О.лПри касании

сенсорной площадки 10 Происходит подключение емкости тела оператора к эмиттеру третьего транзистора 15 Во время действия на входе сенсорн ячейки 3 сигнала Лог.О транзисто 13 и 14 открыты, и вносимая емкост заряжена до величины напряжения на транзисторах 15 и 13..

тор которого соединен с эмиттером первого транзистора 13 и инвертирующим входом дифференциального усилителя 12, неинвертирующий вход которого соединен с эмиттером второго т занзис- тора 14, база которого через делитель 11 напряжения соединена с входом сенсорной ячейки 3. Кроме этого, делитель 11 напряжения состоит из пер50

сенсорной площадки 10 Происходит подключение емкости тела оператора к эмиттеру третьего транзистора 15 Во время действия на входе сенсорн ячейки 3 сигнала Лог.О транзисто 13 и 14 открыты, и вносимая емкость заряжена до величины напряжения на транзисторах 15 и 13..

После прохождения положительног

вого резистора 23 и второго резисто- , фронта сигнала транзисторы 13 и 14

ра 24, включенного между общей шиной и выходом делителя 11 напряжения Устройство работает следующим образом.

закрьшаются, и возрастает падение н ряжения на них. Емкость тела опера ра начинает заряжаться по цепи: источник электропитания -ьЕ, резисто0

5 0 5 О 0

5

Последовательность импульсов генератора 1 поступает на га-разрядный счетчик 2 и на входы второго и треть его элементов И 8 и 9 соответственно, на которых формируются импульсы последовательности: на втором элементе И 8 - импульсы синхронизации, а на третьем элементе И 9 - импульсы установки. Сигнал первого разряда счетчика 2 поступает одновременно на все сенсорные ячейки 3. Этот сигнал представляет собой меандр с логическими уровнями. Он поступает на базу первого транзистора 13 и через делитель П на базу второго.транзистора 14. При отсутствии касания сенсорной площадки 10 на выходе дифференциального усилителя 12 напряжение всегда противофазно входному по следующим причинам. Входной сигнал от крьшает первый и второй транзисторы 13 и 14 соответственно. Базовый ток второго транзистора 14, протекая по параллельно соединенным резисторам 23 и 24 делителя 11 напряжения на общую шину, создает на них падение напряжения, повьш1ая относительно земли потенциал базы второго транзистора 14, а следовательно и неинвертирующего входа дифференциального усилителя 12. При этом его выходной сигнал будет соответствовать Лог.. Входной сигнал Лог.1, поступая на базу второго транзистора 14 через делитель 11 напряжения, уменьшается по величине, становится меньше сигнала на базе первого транзистора 13, т.е. потенциал инвертирующего входа дифференциального усилителя 12 вьщ1е потенциала его неинвертирующего входа. Следовательно, выходной сигнал дифференциального усилителя 12 изменяет

Д° уровня Лог.О.лПри касании

сенсорной площадки 10 Происходит подключение емкости тела оператора к эмиттеру третьего транзистора 15. Во время действия на входе сенсорной ячейки 3 сигнала Лог.О транзисторы 13 и 14 открыты, и вносимая емкость заряжена до величины напряжения на транзисторах 15 и 13..

После прохождения положительного

закрьшаются, и возрастает падение напряжения на них. Емкость тела оператора начинает заряжаться по цепи: источник электропитания -ьЕ, резисто15

ры 19 и 22, земля. Перепад напряжения на резисторе 19 от зарядного тока закрывает транзистор 15. При этом уменьшаются напряжение и входной ток на инвертирующем входе дифференциаль- ного усилителя 12, усиливающего сигнал своего неинвертирующего входа, и выходной сигнал имеет высокий потенциал, синфазный входному сигналу Q сенсорной ячейки 3. По мере заряда емкости ее зарядный ток уменьшает- ся транзистор 15 открьшается, увеличивается ток его коллектора и соответственно напряжение на инвертирующем входе дифференциального усилителя 12. При превышении напряжением на этом входе напряжения на неинвертирующем входе дифференциального усилителя 12 фаза выходного сигнала меняет- 20 ся, уменьшаясь до значения Лог.О. Таким образом, происходит затяжк а . отрицательного фронта импульса вьпсодного сигнала на время, определяемое величиной вносимой емкости. 25

Разряд вносимой емкости происходит после прохождения отрицательного фронта выходного сигнала первого разряда счетчика 2 через резистор 22 и транзисторы 15 и 13. Аналогично рабо- п тают все сенсорные ячейки 3. Сигналы с них поступают на соответствующие входы цифрового коммутатора 4. Селектирование синфазной с входнь м сигналом части выходного напряжения дифференциального усилителя 12 производится цифровым коммутатором 4 по входу С импульсами синхронизации.. Выходной сигнал коммутатора 4 формируется при совпадении выходного импульса дифференциального усилителя 12 и импульса синхронизации. Длительность импульса синхронизации равна половине периода частоты генератора 1. При касании сенсорной ячейки 3

происходит совпадение затянутой части выходного импульса дифференциального усилителя 12 и импульса синхронизации. В результате на выходе коммутатора 4 появляется короткий импульс управления. Причем за период опроса каждой сенсорной ячейки 3 на выход коммутатора 4 проходит два им.- пульса управления при включении соответствующей сенсорной ячейки 3 и ни одного импульса при отсутствии касания сенсорной площадки 10.

Управление коммутатором 4 по входам А, ,...,А производят старшие с

35

40

45

50

55

5

Q 20

5

п

35

0

5

0

5

3-го по т-й разряды счетчика 2. В зависимости от кода счетчика проис- ходит подключение соответств тощей сенсорной ячейки 3 к выходу коммутатора 4. В конце периода опроса каждой сенсорной ячейки 3 импульсом установки в сдвиговый регистр 5 по входу разрешения записи С записьшается Лог.1 в его первый разряд. Два импульса управления, поступающие на вход С управ.1ения сдвигом регистра 5 сдвига, сдвигают и записывают Лог.1 в третий разряд этого регистра. С приходом следующего им- пульс а установки, поступающего на первый вход первого элемента И 6, на его выходе появляется импульс записи, записьшающий в регистр 7 памяти код счетчика 2, соответствующий задействованной сенсорной ячейке 3. Этот код выдается на выход устройства. Отрицательным фронтом импульса разрешения записи сдвиговьй регистр 5 снова устанавливается в исходное состояние,, т.е. записьшается Лог.1 в первый его разряд, а в три остальные - Лог.О и так далее. При отсутствии импульсов управления сдвигом или при его единичных сбоях выходной код в регистре 7 памяти остается неизменнь м. Если импульсов управления сдвигом окажется более двух, регистр 7 памяти обнуляется сигналом с четвертого выхода регистра 5 сдвига.

Количество каналов определяется требованиями к конкретной клавиатуре.

Формула изобретения

1.Сенсорный переключатель, содержащий генератор, сенсорные ячейки, цифровой коммутатор, счетчик, первый элемент И и регистр памяти, выход генератора соединен с входом счетчика, старшие выходы которого, начиная с третьего, соединены с соответствующими адресными входами цифрового коммутатора и регистра памяти, выход первого элемента И соединен с входом разрешения записи регистра памяти, выходы сенсорных ячеек соединены с соответствующими информационными входами цифрового коммутатора, каждая сенсорная ячейка содержит сенсорную площадку а входы всех сенсорньгх ячеек объединены, отличающий-. с я тем, что, с целью увеличения

51

достоверности функционирования за счет улучшения развязки сенсорных площадок от выхода генератора и счи- тьгеания информации при касании по второму импульсу опроса, в него введены второй и третий элементы И, {регистр сдвига, число разрядов счетчика увеличено на два разряда, а в Каждую сенсорную ячейку введены диф- ||)еренциальный усилитель, делитель {напряжения, пять транзисторов р-п-р- типа и пять резисторов, причем выход генератора подключен к инвертирующем Ьходу второго элемента И и первому ВХОДУ третьего элемента И, выход ервого разряда счетчика подключен |с неинвертирующему входу второго Ьлемента И, к второму входу третьего {Элемента И и входу первой сенсорной рчейки, выход второго разряда счет- |чика подключен к третьему входу третьего элемента И, выход которого подключен к первому входу первого элемента И и входу разреше

Ния записи сдвигового регистра, вы- |сод второго элемента И подключен к ходу синхронизации цифрового коммутатора выход которого подключен к ЬХОДУ управления сдвигом регистра сдвига, первый информационный вход зегистра сдвига подключен к шине логической 1, а остальные его информационные входы подключены к щине логического О, выход третьего разряда регистра сдвига подключен к вто рому входу первого элемента И, выio

15

20

25

30

35

ход четвертого разряда регистра сдвига - к входу сброса регистра памяти, а в каждой сенсорной ячейке ее вход подключен к базе первого транзистора и через делитель напряжения - к базе второго транзистора, коллекторы которых подсоединены к общей шине, эмиттер первого транзистора подключен к коллектору третьего транзистора и инверсному входу дифференциального усилителя, эмиттер второго транзистора подключен к коллектору четвертого транзистора и неинвертирующему входу дифференциального усилителя, выход которого подключен к выходу сенсорной ячейки, базы третьего и четвертого транзисторов соединены и° подключены к базе и коллектору пятого транзистора и через первый резистор к общей шине, эмиттеры третьегоj : четвертого и пятого транзисторов подключены соответственно через второй, третий и четвертый резисторы к ° положительной щине электропитания, а сенсорная площадка через пятый резистор подключена к эмиттеру третьего транзистора.

2. Переключатель по п.1, о т л и- чающийся тем, что делитель напряжения состоит из первого и второго резисторов, причем вход делителя напряжения через первый резистор подключен к выходу делителя напряжения, а выход делителя напряжения че-. рез второй резистор подключен к общей шине.