Измеритель сопротивлений резисторов Советский патент 1987 года по МПК G01R27/00 

Изобретение относится к измерительной технике и может быть использовано в цифровых измерительных комплексах.

Целью изобретения является сокращение времени измерения дистанционно расположенных п испытуемых резисторов.

На фиг.1 приведена структурная схема измерителя; на фиг,2 - временные диаграммы, поясняющие работу измерителя.

Измеритель содержит испытуемую группу резисторов 1.1 - 1.п, где п - натуральное число, коммутаторы 2-5, преобразователь 6 сопротивления в напряжение, масштабирующий усилитель 7, источник 8 опорного напряжения, резисторную матрицу 9, пороговьм эле мент 10, генератбр 11 импульсов, пер ;вый триггер 12, первый элемент И 13, ; первый 14 и второй 15 элементы 2И- ИЛИ, второй 16 и третий 17 триггеры, первый счетчик 18, четвертьй триггер 19, второй счетчик 20, элемент ИЛИ 21, дешифратор 22, оперативный запо- минающий блок 23, первый информацион- ньй выход 24, блок 25 ключей, оперативный накопитель 26, второй информа- ционньй выход 27, второй элемент И 28, пятый триггер 29, стробирующий выход 30, входящие в преобразователь 6 первьй 31 и второй 32 операционные усилители, источник 33 тока, транзис- тор 34 и эталонный резистор 35 R

Кроме того, измеритель имеет вход 36 Сброс, первые п клемм 37.-1-37.П :и -вторые п клемм 38.1-38.п для подключения испытуемых резисторов. Выход генератора 1J импульсов соединен с входом первого триггера 12, первым входом первого элемента И 13 и стро- бирующим входом первого элемента 2И- ИЛИ 14, инверсный выход генератора 11 импульсов соединен с входами второго 16 и третьего 17 триггеров, первым и вторым стробируюЕщми входами второго элемента 2И-ИЛИ 15, первьй информационньш вход которого соединен с выходом четвертого триггера 19, выход первого триггера 12 соединен с входом синхронизации первого счетчика 18, информационные выходы которого поразрядно соединены с соответствующими входами дешифратора 22, с адресными входами оперативного запоминающего блока 23 и первым информационным выходом 24 измерителя, выход первого

5 о 5 о

о t п

5

счетчика 18 соединен с входами синхронизации четвертого триггера 19 и второго счетчика 20, управляющий вход которого соединен с инверсным выходом четвертого триггера 19 и первым входом второго элемента И 28, первые информационные выходы второго счетчика 20 через блок 25 ключей поразрядно соединены с соответствующими управляющими входами резисторной матрицы 9, а вторые - с соответствукщими адресными входами постоянного накопителя 26, выход которого подключен к второму информационному вькоду 27 измерителя .

Вход резисторной матрицы 9 соединен с выходом источника 8 опорного напряжения, а выход - с первым входом порогового элемента 10, второй вход которого соединен с выходом масштабирующего усилителя 7, выход порогового элемента 10 соединен с информационным входом пятого триггера 29, вход синхронизации которого соединен с выходом второго элемента И 28, а установочный вход пятого триггера 29 соединен с установочным входом третьего триггера 17 и с выходом первого элемента 2И-ИЛИ 14, выход второго счетчика 20 соединен с первым входом элемента ИЛИ 21, вьп-:од которого соединен с установочньм входом четвертого триггера 19, выход пятого триггера 29 соединен с информационным входом третьего триггера 17, с управляющим входом постоянного накопителя 26, с вторым информационным входом второго элемента 2И-ИЛИ 15 и со стробирую- щим выходом 30 измерителя. Выход третьего триггера 19 соединен с первым информационным входом первого элемента 2И-ИЛИ 14, второй и третий информационные входы которого соединены с вторым входом элемента ИЛИ 21 и входом 36 Сброс измерителя, ин- версньй выход пятого триггера 29 соединен с информационным входом оперативного запоминающеI o блока 23, выход которого соединен с вторым входом второго элемента И 28, третий вход которого соединен с выходом второго триггера 16 и с вторым входом первого элемента И 13, выход первого элемента И 13 соединен с входом Чтение оперативного запоминаюп(его блока 23, вход Запись которого соединен с выходом второго элемента 2И-ИЛИ 15.

Выходы дешифратора 22 поразрядно соединены с соответствующими управляющими входами четырех коммутаторов 2-5, п информационных выходов первого и п информационных входов второго коммутаторов соединены с соответствующими первыми п клеммами 37.1-37.п измерителя для подключения испытуемых

резисторов 1.1-1.П, п информационных Q шает прохождение импульсов с прямого

выходов Tpei-bero и п информационных входов четвертого коммутаторов соединены с соответствующими вторыми п клеммами 38.1-38.п измерителя для подключения испытуемых резисторов 1.1-1.П, вход первого коммутатора 2 подключен к второму выводу источника 33 тока, первый вьшод которого соединен с коллектором транзистора 34,

выхода генератора 11 через элемент 13 на вход Чтение оперативного блока 23. Сигнал с прямого выхода тригг гера 19 разрешает прохождение импуль- 15 сов с инверсного выхода генератора 11 через элемент 15 на вход Запись оперативного блока 23 при наличии на его информационном входе сигнала логической 1 с инверсного вькода

выход второго коммутатора 3 подключен 2о триггера 29.

к входу масштабирующего усилителя 7, Таким образом, в ячейки оператив- вход третьего коммутатора 4 соединен с выходом первого операционного усилителя 31, инвертирукщий вход котороного блока 23 по адресам, соответст- вукщим коду счетчика 18, записьшает- ся единичная информация. Сигнал пере

го соединен с выходом четвертого ком- 25 полнения с выхода счетчика 18 перемутатора 5, неинвертирующий вход первого onepaiyioHHoro усилителя 31 соединен с инвертирующим входом второго операционного усилителя 32, с эмиттером транзистора 34 и первым выводом эталонного резистора 35, второй вывод которого подключен к общей шине измерителя, которая через огра- ничительньм резистор соединена с выходом источника 8 опорного напряжения и с неинвертирующим входом второго операционного усилителя 32, выход которого соединен с базой транзистора 34.

Измеритель работает следующим образом.

При поступлении сигнала на вход 36 Сброс все блоки измерителя устанавливаются в исходное состояние, счетчики 18 и 20 устанавливаются в положение Ноль, на выходе элемента 21 формируется сигнал логического О, устанавливающий на инверсном выходе триггера 19 сигнал логического О. При этом на информационный вход оперативного запоминающего блока 23 поступает сигнал логической 1 с инверсного выхода триггера 29. Под воздействием импульсов с прямого выхода генератора 11 (фиг.2 а) происходит переключение триггера 12 (фиг.25)

На фиг.2ь показаны импульсы с инверсного выхода генератора 11. ИМПУЛЬСЫ с выхода триггера 12 производят переключение счетчика 18, на выходе которого происходит формирование импульсов (фиг.2 г - первый разряд счетчика).

По заднему фронту кмпудьсов с инверсного выхода генератора происходит переключение триггера 16. Сигнал с его инверсного выхода (фиг.23) разре-

выхода генератора 11 через элемент 13 на вход Чтение оперативного блока 23. Сигнал с прямого выхода тригг гера 19 разрешает прохождение импуль- сов с инверсного выхода генератора 11 через элемент 15 на вход Запись оперативного блока 23 при наличии на его информационном входе сигнала логической 1 с инверсного вькода

Таким образом, в ячейки оператив-

ного блока 23 по адресам, соответст- вукщим коду счетчика 18, записьшает- ся единичная информация. Сигнал пере0

5

0

ключает триггер 19 в положение логического нуля. Сигнал с инверсного выхода триггера 19 разрешает прохождение сигналов с выхода оперативного блока 23 через элемент 28 на вход синхронизации триггера 29 и разрешает режим счета счетчика 20.

.В соответствии с кодом счетчика 18 на выходе дешифратора 22 формируются распределенные во времени сигналы (фиг.28-), которые поступают на управляющие входы соответствующих коммутаторов 2-5.

При этом коммутаторы 2 и 5 подключают поочередно через первую и четвертую линии связи резисторов 1.1-l.n к отрицательному полюсу источника 33 тока и к инвертирующему входу операционного усилителя 31. Через комму- с татор 4 производится включение обратной связи, содержащей третью и четвертую линии связи резисторов 1.1-1,п и операционного усилителя 31. Такое включение резисторов 1.1-l.n позволяет исключить влияние длины линий связи на точность измерения.

Операционные усилителя 31 и 32 работают в режиме глубокой отрицательной обратной связи. Через испытуе- мьй резистор 35 и эталонное сопротивление RQ протекает ток 1, создавае- , мый источником 33 тока. Значение этого тока определяется уровнем ист точника 8 опорного напряжения, аимен0

5

5

10

НО Напряжение, которое постуКв

пает через вторую линию связи испытуемого резистора 1.i и коммутатор 3 на неинвертирующий вход операционного усилителя 7, пропорционально разности сопротивлений эталонного Kg и измеряемого R,-, что может быть представлено в виде

и IO(RO-R,,-).

с выхода усилителя 7 сигнал, пропорциональный измеряемому напряжению U, поступает на вход порогового элемен:та 10, на другой вход которого пос- ,д тупает пилообразное напряжение с выхода резистор ной матрицы 9 (фиг. 2). При равенстве данных напряжений

;пороговьй элемент 10 переключается

в положение, соответствующее логичес- jg в напряжение, кой 1 (фиг.2), которое поступает на информационный выход триггера 29. В моменты времени, соответствующие сигналу с инверсного выхода триггера

1357866 б

на адресные входы постоянного накопителя 26 поступает код с выходов счетчика 20, в соответствии с которым из ячеек постоянного накопителя 26 считывается код измеряемого сопротивления резистора 1.i.

На выходах 24 и 27 формируются коды, соответствующие номеру измеряемого резистора и его величине, на выходе 30 формируется сигнал, разрешающий съем информации во внешние устройства (индикации, контроля и управления) .

Формула изобретения Измеритель сопротивлений резисторов, содержащий масштабирующий усилитель и преобразователь сопротивлений

выполненный в виде первого операционного усилителя, неинвертирующий вход которого соединен с инвертирующим входом второго операционного усилителяJ с первым выводом

30

35

16 (фиг.25) и импульсам с прямого вы- 25 этапонного резистора и с эмиттером хода генератора 11- (фиг.2с(), происхо- транзистора, база которого подключена :дит чтение информации оперативного блока 23. На его выходе формируется импульс (фиг.2м), который через дешифратор 22 поступает на вход синхронизации триггера 29, переключая его в.положение логической единицы по переднему фронту (фиг.2к),

Сигнал логической 1 с выхода триггера 29 поступает на информационный вход триггера 17 и разрешает прохождение импульсов с инверсного выко- да генератора 11 (фиг.2в) на вход Запись оперативного блока 23 при наличии на его информационном входе сигнала логического О с инверсного выхода триггера 29. Таким образом, в ячейку оперативного блока 23 в момент срабатывания порогового элемента 10 по адресу, соответствующему коду счетчика 18, указывающему номер испытуемого резистора, записьгоается нулевая информация.

По переднему фронту импульса с

40

45

к выходу второго операционного усилителя, а коллектор - к первому выводу источника тока, второй вывод этапонного резистора соединен с общей шиной измерителя, которая через ограничи- тельньц резистор подключена к неинвертирующему входу второго операционного усилителя и к выходу источника опорного напряжения, отличающий с я тем, что, с целью сокращения времени измерения дистанционно расположенных п испытуемых резисторов, в него введены четыре коммутатора, последовательно соединенные генератор испульсов, первый триггер, первый счетчик, второй счетчик, блок ключей, резисторная матрица, пороговый элемент, второй триггер, третий триггер и первый элемент 2И-ИЛН, последовательно соеди1 енные четвертьм триггер, первый элемент И, оператив- ньм запоминающими блок и второй элемент И, последовательно соединенные элемент ИЛИ, пятый триггер и второй элемент 2И-ИЛИ, а также постоянный накопитель и дешифратор, вход которого соединен с вторым выходом первого счетчика, с первым 1зыходом измерителя и с адресным входом оперативного запоминающего блока, информационные входы которого соединены соответственно с выходом элемента 2И-ИЛИ и с вторым вьгходом второго

инверсного выхода генератора 11 триггер 1 7 переключается в положение логической единицы, разрешая прохожде- .ние импульса с прямого выхода генера- ,тора 11 через элемент 14 на установочные входы триггеров 12 и 17. На управляющий вход постоянного накопителя 26 поступает сигнал логической 1 с выхода триггера 29, разрешающий считывание информации. После чего

в напряжение,

Формула изобретения Измеритель сопротивлений резисторов, содержащий масштабирующий усилитель и преобразователь сопротивлений

выполненный в виде первого операционного усилителя, неинвертирующий вход которого соединен с инвертирующим входом второго операционного усилителяJ с первым выводом

0

5

5 этапонного резистора и с эмиттером транзистора, база которого подключена

0

5

0

5

к выходу второго операционного усилителя, а коллектор - к первому выводу источника тока, второй вывод этапонного резистора соединен с общей шиной измерителя, которая через ограничи- тельньц резистор подключена к неинвертирующему входу второго операционного усилителя и к выходу источника опорного напряжения, отличающий с я тем, что, с целью сокращения времени измерения дистанционно расположенных п испытуемых резисторов, в него введены четыре коммутатора, последовательно соединенные генератор испульсов, первый триггер, первый счетчик, второй счетчик, блок ключей, резисторная матрица, пороговый элемент, второй триггер, третий триггер и первый элемент 2И-ИЛН, последовательно соеди1 енные четвертьм триггер, первый элемент И, оператив- ньм запоминающими блок и второй элемент И, последовательно соединенные элемент ИЛИ, пятый триггер и второй элемент 2И-ИЛИ, а также постоянный накопитель и дешифратор, вход которого соединен с вторым выходом первого счетчика, с первым 1зыходом измерителя и с адресным входом оперативного запоминающего блока, информационные входы которого соединены соответственно с выходом элемента 2И-ИЛИ и с вторым вьгходом второго

триггера, первый выход которого подключен к стробирующему выходу измерителя, к второму входу второго элемента 2И-ИЛИ и к управляющему входу постоянного накопителя, выход которого подключен к второму выходу измерителя, а информационный выход - к второму выходу второго счетчика, управляющий вход которого подключен к второму д ной матрицы - с выходом источника

входу второго элемента И и к первому выходу пятого триггера, первый выход - к второму входу пятого триггера, а выход второго счетчика соединен с первым входом элемента ИЛИ, второй вход которого подключен к входу Сброс измерителя и к информационным входам первого элемента 2И-ИЛИ, стро- бирующий вход которого соединен с входом первого триггера и вторым входом первого элемента И, инверсный выход генератора импульсов подключен к входу четвертого триггера, к строопорного напряжения, выход второго элемента И подключен к третьему вх второго триггера, второй вход поро вого элемента - к выходу масштабир

15 щего усилителя, вход которого соед нен с выходом второго коммутатора, выход дешифратора подключен к упра ляющим входам коммутаторов, осталь ные входы которых подключены к вхо

2Q измерителя, выходы первого, третье и четвертого коммутаторов подключе к входам преобразователя сопротивл ний в напряжение.

gjnnnriAfwwirumminjinnnfinnjmnnAnMnflfinjTJ . f tjTjTjTj ijTJTJTJiJTrLnjinjaf в 1гшлляплплпллшшшлллллш1шишшшллшитг

е IJblTJTJTJlJTJ JTnJTJlJbriJTn

.

и t-njlJUUtJUlJL-n-TL

.2

Составитель Л.Муранов Редактор О.Головач Техред А.Кравчук

Заказ 5994/45Тираж 730Подписное

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4.

бирующим входам второго элемента 2И- .ИЛИ и к второму входу третьего триггера, установочный вход которого соединен с установочным входом второго триггера и с выходом первого элемента 2И-ИЛИ, при этом третий вход второго элемента И соединен с выходом четвертого триггера, второй вход резисторопорного напряжения, выход второго элемента И подключен к третьему входу второго триггера, второй вход порогового элемента - к выходу масштабирующего усилителя, вход которого соединен с выходом второго коммутатора, а выход дешифратора подключен к управляющим входам коммутаторов, остальные входы которых подключены к входам

измерителя, выходы первого, третьего и четвертого коммутаторов подключены к входам преобразователя сопротивлений в напряжение.

ЛTL

Корректор М.Шароши

Измеритель сопротивлений резисторов (ИСР) может быть использован в цифровых измерительных комплексах. Он содержит коммутаторы 2-5, преобразователь 6 сопротивления в напряжение, масштабирующий усилитель 7, источник 8 опорного напряжения, резис- торную матрицу 9, пороговый элемент 10, генератор 11 импульсов, триггеры 12, 16, 17, 19, 29, элементы И 13, 28, элементы 2И-ИЛИ 14, 15, счетчики 18, 20, элемент ИЛИ 21, дешифратор 22, оперативный запоминающий блок (Б) 23, Б 25 ключей, оперативный накопитель 26, операционные усилители 31, 32, источник 33 тока, транзистор 34, эталонный резистор 35. ИСР сокращает время измерения дистанционно расположенных испытуемых резисторов . 1.1-1 .п. 2ил. (Л Од СП (Х а а ilX Z7