Устройство для быстродействующего логарифмирования Советский патент 1962 года по МПК G06G7/24 

В ОСНОВНОМ авт. св. jYg 127439 описан способ логарифмирования, характеризующийся тем, что прямоугольные импульсы подаются через интегрирующее звено на один из входов схемы совпадения по амплитуде. Одновременно через дифференцирующее звено запускают выключаемое затем сигналом от схемы совпадения устройство, образующее вьь ходной сигнал, пропорциональный логарифмируемой величине.

НаСтоящее изобретение расширяет область использования основного изобретения, позволяя получить результат логарифмирования в виде импульса с длительностью, пропорциональной логарифмируемой величине. Это достигается применением триггера, образующего передний фронт выходного прямоугольного сигнала по команде импульса диффек;:1цирующего звена и задний фронт по команде импульса от схемы совпадения.

На фиг. 1 изображена блок-схема устройства; на фиг. 2 - его принципиальная электрическая схема.

В устройстве используется длительность выходного импульса электронного устройства с двумя устойчивыми состояниями триггера.

Прямоугольные импульсы от генератора 1 подаются через интегрирующую цепочку (C)i на один из входов схемы 2 совпадения по амплитуде и через дифференцирующую цепочку (RC) на триггер 3. Интегрирующая цепочка (RC) i формирует экспоненту. Момент начала формирования экспоненты совпадает с запуском триггера. Входное (логарифмируемое) напряжение подается на другой вход схемы совпадения. В момент совпадения напряжения экспоненты и входного напряжения, схема совпадения дает импульс, передний фронт которого возвращает триггер в исходное состояние. Длительность выходного импульса

триггера пропорциональна логарифму величины входного напряжения.

Прямоугольные импульсы отрицательной полярности подаются на интегрирующую цепочку RiC, формирующую экспоненту, и через дифференцирующую цепочку CiRioRg на вход триггера, построенного на транзисторах /2 и Гз. Экспоненциальный разряд конденсатора Cz после окончания импульса является рабочим. Задний, фронт прямоугольного импульса запускает триггер, этот момент совпадает с моментом начала формирования экспоненты. Схема совпадения но амплитуде представляет собой ждущий блокинг-генератор на транзисторе Г; и в момент совпадения нанряжения экспоненты и входного (логарифмируемого) напряжения дает отрицательный импульс, передний фронт которого продифференцированный цепочкой возвращает триггер в исходное состояние. Задний фронт импульса от схемы совпадения не приводит к срабатыванию триггера, чему препятствует диод Д.

Длительность выходного импульса триггера пропорциональна логарифму величины входного напряжения.

Работа схемы проверена в диапазоне входных напряжений 100 мв - 30 в. В качестве генератора Г прямоугольных импульсов был использован прибор ГИП-1. Амплитуда импульсов 45 в, частота следования 150 кгц.

Схема может быть использована в системах быстродействующей обработки информации, а также может быть положена в основу быстродействующего щирокодиапазонного умножения, деления, возведения в степень и извлечения корня.

Предмет изобретения

Устройство для быстродействующего логарифмирования по авт. св. 127439, отличающееся тем, что, с целью получения результа-;а логарифмирования в виде импульса с длительностью, пропорциональной логарифмируемой величине, в нем применен триггер, образующий передний фронт выходного прямоугольного сигнала по команде импульса дифференцирующего звена и задний фронт по команде импульса ог схемы совпадения.

вход

Фиг 1

Выход

-8.5д+0.1